第三章组合电路的分析与设计 (参考书页:P44-58) 内容:组合逻辑电路 组合逻辑电路分析 组合逻辑电路设计 常用中规模组合逻辑电路 组合逻辑电路的竞争冒险 3.1概述 组合与时序。 组合逻辑电路由逻辑门构成,其任何时刻的 输出由施加于输入的组合值确定,其所执行的操 作可由一组逻辑表达式表述。 时序逻辑电路中采用存储器件,其输出是输 入和存储值的函数,因此,其输出取不仅决于当 前而且取决于过去的输入,电路特性是由输入和 内部存储的时间序列所规定。 组合电路框图。 输入A 组合电路 m输出Y 组合电路由逻辑门互联而成
第三章 组合电路的分析与设计 （参考书页 ：P44－58） 内容：组合逻辑电路 组合逻辑电路分析 组合逻辑电路设计 常用中规模组合逻辑电路 组合逻辑电路的竞争冒险 3．1 概述 组合与时序。 组合逻辑电路由逻辑门构成，其任何时刻的 输出由施加于输入的组合值确定，其所执行的操 作可由一组逻辑表达式表述。 时序逻辑电路中采用存储器件，其输出是输 入和存储值的函数，因此，其输出取不仅决于当 前而且取决于过去的输入，电路特性是由输入和 内部存储的时间序列所规定。 组合电路框图。 组合电路由逻辑门互联而成。 n 输入 A 组合电路 m 输出 Y
组合电路的真值表由2个可能的输入组态 及对应输出构成,其唯一确定与描述了电路的逻 辑功能。 也可用对应电路m个输出的逻辑函数描述 组合逻辑电路。对应n个输入,每个函数均为n 变量逻辑函数。 Y=F(A) 前述章节知识是本章基础。 3.2组合逻辑电路分析 组合电路分析就是由逻辑图确定电路功能。 分析过程: 逻辑图□逻辑表达式真值表功能解释 组合电路分析第一步必须判定电路是组合 而不是时序的,否则要用时序电路分析方法。 组合电路图中逻辑门的互联无反馈或存储 器件。如门的输出经互联能回到同一门的输入, 则存在反馈。 由函数式或真值表推知电路功能需经验。 由导出电路逻辑函数式的分析方法: 对所有门的输出标以不同符号
组合电路的真值表由 2 n 个可能的输入组态 及对应输出构成，其唯一确定与描述了电路的逻 辑功能。 也可用对应电路 m 个输出的逻辑函数描述 组合逻辑电路。对应 n 个输入，每个函数均为 n 变量逻辑函数。 Y = F( A) 前述章节知识是本章基础。 3．2 组合逻辑电路分析 组合电路分析就是由逻辑图确定电路功能。 分析过程： 组合电路分析第一步必须判定电路是组合 而不是时序的，否则要用时序电路分析方法。 组合电路图中逻辑门的互联无反馈或存储 器件。如门的输出经互联能回到同一门的输入， 则存在反馈。 由函数式或真值表推知电路功能需经验。 由导出电路逻辑函数式的分析方法： 1． 对所有门的输出标以不同符号。 逻辑图 逻辑表达式 真值表 功能解释
2.写出所有门的逻辑表达式。 3.逐级叠代并化简,得输出逻辑表达式。 4.列真值表。 5.分析逻辑功能。 例:分析下图。 D A ⑦⑦⑦⑦⑦ Y Y=DC+ DBA Y=DCB+DC B+ DCA Y =DC+DB
2． 写出所有门的逻辑表达式。 3． 逐级叠代并化简，得输出逻辑表达式。 4． 列真值表。 5． 分析逻辑功能。 例：分析下图。 Y2 = DC + DBA Y1 = DCB + DCB + DC A Y0 = DC + DB Y2 Y1 Y0 D C B A
真值表 输入 输出 DCBA Y2Y Yo 0000 00 0001 00 0010 00 0011 00 0100 00 0101 00 0110 1000 l001 1010 1011 1100 00000 00000000 由导出电路真值表分析方法: 对所有门的输出设以不同符号表示的 中间变量。 2.确定输入变量数,在表中列出其0到 2n-1二进数。 3.依次求出所设中间变量及输出值,完成 真值表。 4.分析逻辑功能
真值表 由导出电路真值表分析方法： 1． 对所有门的输出设以不同符号表示的 中间变量。 2． 确定输入变量数，在表中列出其 0 到 2 n－1 二进数。 3． 依次求出所设中间变量及输出值，完成 真值表。 4． 分析逻辑功能。 输入 DCBA 输出 Y2 Y1 Y0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0
例:分析下图。 T1 T: X0000 Y0 Z0101010 C00010 00000001 01000 0100 全加器( Fulladder) FA
例：分析下图。 全加器 (Full Adder） X Y Z C C T1 T2 T3 S 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 1 0 1 1 1 1 1 1 0 1 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 0 1 1 0 1 0 0 0 0 1 1 0 1 0 0 1 X Y Z T3 T2 T1 S C C FA Z S Y X