第七章数字系统 7.1引言 用状态表的方法设计大型复杂的数字系统 (有时甚至是简单的数字逻辑问题)是十分困难 的,甚至是不可能的。原因是状态数大的惊人。 例:设计一个统计串行输入中1的个数电 路 输入序列X→含1统计电路→z统计结果 输入X0--Xn。无论用按收到序列(2个 状态)和已包含1的个数(n+1状态)规定状 态,状态表十分庞大。 解决办法:利用模块化和层次化设计,将系 统分隔为完成特定功能的子模块,再通过数据和 控制信号对各子系统互联,构造完成预定功能的 数字系统。 例 N=15 开始 计数器A 控制器 CP CRL 计数器B 结束
第七章 数字系统 7．1 引言 用状态表的方法设计大型复杂的数字系统 （有时甚至是简单的数字逻辑问题）是十分困难 的，甚至是不可能的。原因是状态数大的惊人。 例：设计一个统计串行输入中 1 的个数电 路。 输入 X0――Xn。无论用按收到序列（2 n 个 状态）和已包含 1 的个数（n＋1 状态）规定状 态，状态表十分庞大。 解决办法：利用模块化和层次化设计，将系 统分隔为完成特定功能的子模块，再通过数据和 控制信号对各子系统互联，构造完成预定功能的 数字系统。 例： 输入序列 X 含 1统计电路 Z 统计结果 计数器 A 计数器 B 控制器 Z 开始 X 结束 CP C1 CR C2 2 N＝15
数字系统的构成 控制信号 状态信号 控制输入 控制 处理数据输出 单元 单元 控制输出数据输入 处理单元,也称数据通道( datapaths):执 行数据处理操作。 控制单元:决定数据处理单元数据处理操作 的序列。 数据通道和微操作 数据通道被其含有的寄存器和存储其内的 二进数据的操作所确定。 寄存器是构成数字系统的基本成分。其操作 如移位、计数、清除、加载等。对寄存器中的数 据的移动和处理称为寄存器传输操作( register transfer operation)。 寄存器传输操作也被称为微操作 ( microoperation)。其构成三要素:一套寄存器;
数字系统的构成： 处理单元，也称数据通道（datapaths）：执 行数据处理操作。 控制单元：决定数据处理单元数据处理操作 的序列。 数据通道和微操作 数据通道被其含有的寄存器和存储其内的 二进数据的操作所确定。 寄存器是构成数字系统的基本成分。其操作 如移位、计数、清除、加载等。对寄存器中的数 据的移动和处理称为寄存器传输操作（register transfer operation）。 寄 存 器 传 输 操 作 也 被 称 为 微 操 作 （microopertion）。其构成三要素：一套寄存器； 控制 状态信号 单元 处理 单元 控制信号 控制输出 数据输入 数据输出 ÷出 控制输入
其所执行的操作;操作的控制。 控制单元提供控制微操作序列的控制信号。 当前操作的结果参与确定微操作的序列。 7.2寄存器传输操作 寄存器命名: AR:地址寄存器。 PG:程序计数器。 IR:指令寄存器。 R2:2号寄存器。 寄存器传输:R2←R1 R2:目的寄存器。 R1:源寄存器。 条件传输:K1:R2←R1 LOAD R1 R1 CLOCK 7.3微操作
其所执行的操作；操作的控制。 控制单元提供控制微操作序列的控制信号。 当前操作的结果参与确定微操作的序列。 7．2 寄存器传输操作 寄存器命名： AR：地址寄存器。 PC：程序计数器。 IR：指令寄存器。 R2：2 号寄存器。 寄存器传输： R2 R1 R2：目的寄存器。 R1：源寄存器。 条件传输： K1：R2 R1 7．3 微操作 R1 R1 K1 CLOCK LOAD
1.传输。2.算术。3.逻辑。4.移位。 算术操作:XK1:R1R1+R2 XK1:R1←R1+R2+ R2 n 加减器 RI K 逻辑操作:RI←RH+R2 移位操作:R0←SrR0 R←slR2 7.4基于多路选择器、总线、三态总线 的传输 K1:R0←R1,K1K2:R0←R2 K2 R2 s Mux R1
1. 传输。2.算术。3.逻辑。4.移位。 算术操作： XK1：R1 R1＋R2 XK1：R1 R1＋R2＋1 逻辑操作： R1 R1＋R2 移位操作： R0 sr R0 R1 sl R2 7． 4 基于多路选择器、总线、三态总线 的传输 K1:R0 R1 ，K1 K2：R0 R2 n n n X K1 加减器 R2 R1 S S R1 R2 R0 Load Mux K1 K2
存储器传输:Read:DR←M【A2】 Write:M【AR←DR 7.5数据通道 为提高效率和通用性,采用一组寄存器 ( register file)并共享一高性能操作单元(算 术逻辑单元AU( ar i thetic/ logic unit)) 数据通道构成: Write d data DA D address Registere file A address B address b dat Constant in MUX MB MB Address out Data out FS FS Function Unit Dat MUX
存储器传输： Read：DR M【A2】 Write：M【AR】 DR 7．5 数据通道 为提高效率和通用性，采用一组寄存器 （register file）并共享一高性能操作单元(算 术逻辑单元 ALU （arithmetic/logic unit）)。 数据通道构成： MD A address Registere file MUX Function Unit MUX Write D address D data B address Data In A data B data MB FS Constant in Address out Data out AA BA DA RW MD FS MB