第六章存储器和可编程器件 Memory And Programmable logic devices 6.5可编程逻辑技术 实现逻辑 可编程逻辑器件类型:(PLDs) ROM: read-only memory PLA: programmable logic array PAL: programmable array logic CPLD: complex programmable logic device GAL: generic array logic FPGA: field-programmable gate array 可编程逻辑器件的支持技术: 1.互联的建立与消除。 2.设立查找表。 3.晶体管开关的控制。 连接控制: 1.熔丝(fuse):可编程点为熔丝构成连接, 可高电压烧断,断开连接 CLOSED连接,OPEN断开
第六章 存储器和可编程器件 Memory And Programmable Logic Devices 6．5 可编程逻辑技术 实现逻辑 可编程逻辑器件类型：（PLDs） ROM：read－only memory PLA：programmable logic array PAL：programmable array logic CPLD：complex programmable logic device GAL: generic array logic FPGA：field－programmable gate array 可编程逻辑器件的支持技术： 1． 互联的建立与消除。 2． 设立查找表。 3． 晶体管开关的控制。 连接控制： 1． 熔丝（fuse）：可编程点为熔丝构成连接， 可高电压烧断，断开连接。 CLOSED 连接，OPEN 断开
2.掩膜编程( mask programmable):半导 体制造商在器件制作的最后一步根据 用户要求确定金属层的导线连接。器件 量大时,经济上才合算 3.反熔丝( antifuse):编程前,连接点被 高阻物质分开,断路,编程高电压使其 熔化连接。 4.Mosn沟道晶体管用SRAM驱动: SRAM的位存1,晶体管导通,连接点 连接,反之,断开。 前三种技术不可重编,但是永久的。第四种 编程容易,但易失。 建立查找表 lookup table) 利用SRAM存储真值表,地址为逻辑输入, 对应字为逻辑输出。 晶体管开关控制:浮栅技术。 利用浮栅存储电荷控制 晶体管的永久“开”与“关”。 浮栅的电荷可移去,称为擦除。采用这种技
2． 掩膜编程（mask programmable）：半导 体制造商在器件制作的最后一步根据 用户要求确定金属层的导线连接。器件 量大时，经济上才合算。 3． 反熔丝（antifuse）：编程前，连接点被 高阻物质分开，断路，编程高电压使其 熔化连接。 4． Mos n 沟道晶体管用 SRAM 驱动： SRAM 的位存 1，晶体管导通，连接点 连接，反之，断开。 前三种技术不可重编，但是永久的。第四种 编程容易，但易失。 建立查找表(lookup table): 利用 SRAM 存储真值表，地址为逻辑输入， 对应字为逻辑输出。 晶体管开关控制：浮栅技术。 利用浮栅存储电荷控制 晶体管的永久“开”与“关”。 浮栅的电荷可移去，称为擦除。采用这种技 D G1 S G2
术的器件称为可擦除器件( erasable) 擦除可用紫外光或电的方法( electrically erasable)。 6.6只读存储器(ROM) 永久存储二进信息,非易失( nonvolatile)。 ROM框图: k inputs(address) 2kx n rom n outputs (data) 存2k个字。每字n位。无数据输入。常带 有一个或多个使能,以便构成大阵列。 内部逻辑结构:32×8ROM为例。 lo 1 5-to-32 decoder 28 30 ⑦⑦ A, A6 A5 A4 A3 A2 A Ao
术的器件称为可擦除器件（erasable）。 擦除可用紫外光或电的方法（electrically erasable）。 6．6 只读存储器 （ROM） 永久存储二进信息，非易失（nonvolatile）。 ROM 框图： 2k k inputs (address) x n ROM n outputs (data) 存 2 k 个字。每字 n 位。无数据输入。常带 有一个或多个使能，以便构成大阵列。 内部逻辑结构：32×8 ROM 为例。 5-to-32 decoder 0 1 2 3 28 29 30 31 I0 I1 I2 I3 I4 A0 A1 A2 A3 A4 A5 A6 A7
>5-32译码器。每个输出对应一个存储地 址。对应确定地址译码输出为1。 >8个32扇入或门输出。每个译码输出经 熔丝与或门可编程连接,形成或阵。 2×nROM内有K个地址输入端,2译 码器,n个2可编程连接扇入或门。 >ROM存储内容用真值表表示。例: Outputs 14 13 I I1 le A7 A6 As A 000 0000 1000 10110 000 100 真值表内容可被硬件编程输入。值0、 分别对应可编程连接点的断、通。 或阵中用×表示连接,十表示断开。 上例真值表内容对应ROM内部逻辑连 接结构如下图:
➢ 5－32 译码器。每个输出对应一个存储地 址。对应确定地址译码输出为 1。 ➢ 8 个 32 扇入或门输出。每个译码输出经 熔丝与或门可编程连接，形成或阵。 ➢ 2 k×n ROM 内有 K 个地址输入端，2 k译 码器，n 个 2 k可编程连接扇入或门。 ➢ ROM 存储内容用真值表表示。例： ➢ 真值表内容可被硬件编程输入。值 0、1 分别对应可编程连接点的断、通。 ➢ 或阵中用×表示连接，＋表示断开。 ➢ 上例真值表内容对应 ROM 内部逻辑连 接结构如下图： Inputs Outputs I4 I3 I2 I1 I0 A7 A6 A5 A4 A3 A2 A1 A0 0 0 0 0 0 1 0 1 1 0 1 1 0 0 0 0 0 1 0 0 0 1 1 1 0 1 0 0 0 1 0 1 1 0 0 0 1 0 1 0 0 0 1 1 1 0 1 1 0 0 1 0 . . . . . . 1 1 1 0 0 0 0 0 0 1 0 0 1 1 1 1 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 0 1 0 0 1 0 1 0 1 1 1 1 1 0 0 1 1 0 0 1 1
5-to-32 0123 8903 X Fuse intact Fuse blown >ROM类型 掩膜编程技术:ROM。 熔丝编程技术:PROM。 浮栅编程技术: EPROM。 电可擦编程技术:E2PROM 编程技术的选择根据所需ROM的数量、 编程与可重编性、器件延时而不同。 用ROM实现组合逻辑 除存储数据外,ROM可实现组合逻辑。 任何组合逻辑均可表示为输入变量的最小 项之和,如将ROM的输入看作输入变量,其译 码器产生了所有的最小项,其输出或门可编程实 现任意最小项求和,所以ROM可实现任何所希 的组合逻辑
5-to-32 decoder 0 1 2 3 28 29 30 31 I0 I1 I2 I3 I4 A0 A1 A2 A3 A4 A5 A6 A7 Fuse intact Fuse blown ➢ ROM 类型： 掩膜编程技术：ROM。 熔丝编程技术：PROM。 浮栅编程技术：EPROM。 电可擦编程技术：E 2PROM。 ➢ 编程技术的选择根据所需 ROM 的数量、 编程与可重编性、器件延时而不同。 用 ROM 实现组合逻辑 除存储数据外，ROM 可实现组合逻辑。 任何组合逻辑均可表示为输入变量的最小 项之和，如将 ROM 的输入看作输入变量，其译 码器产生了所有的最小项，其输出或门可编程实 现任意最小项求和，所以 ROM 可实现任何所希 的组合逻辑