3.2.3三态输出和漏极开路输出的CMOS门电路 1.三态输出的门电路 互补电路结构的CMOS门电 路是禁止输出端直接相连的。 控制端也叫使能端 VpD “三态”：指输出为高 电平、低电平和高阻态。 逻辑符号： EN'=0时，Y=A EN'=1时，Y=Z(高阻) EN 低电平有效的三态非门
1 ( ) 0 时， 高阻 时， EN Y Z EN Y A 3.2.3 三态输出和漏极开路输出的CMOS门电路 1. 三态输出的门电路 逻辑符号： “三态” ：指输出为高 电平、低电平和高阻态。 互补电路结构的CMOS门电 路是禁止输出端直接相连的。 低电平有效的三态非门 控制端也叫使能端
常用三态门的图形符号和输出逻辑表达式 逻辑符号 名 称 输出表达式 A Y 三态非门 A (EN=1时) Y En EN (1控制有效) 高阻 (EN=O时) A Y 三态非门 A (EN=0时) (0控制有效) 高阻 (EN=1时) A & 三态与非门 AB (EN=1时) Y EN EN (1控制有效) 高阻 (EN=O时) & B Y 三态与非门 AB (EN=0时) EN-EN (0控制有效) 高阻 (EN=1时) A
逻辑符号 名 称 输出表达式 常用三态门的图形符号和输出逻辑表达式 Y = 高阻 （EN=0 时） A （EN=1 时） Y = A （EN= 0 时） 高阻 （EN= 1 时） Y = 高阻 （EN= 0 时） AB （EN=1 时） Y = 高阻 （EN= 1 时） AB （EN=0 时） 三态非门 （1 控制有效） 1 EN EN A Y 1 EN EN A Y & EN EN A Y B & EN EN A Y B 三态非门 （0 控制有效） 三态与非门 （1 控制有效） 三态与非门 （0 控制有效）
三态门电路的应用 (1)、用三态门接成总线结构 强调： A 1、任何时刻只有一个三态门 EN EN 总 处于工作状态，其余三态门 处于高阻状态。 G2 A2- B2 按一定顺序将信号分时 EN2- EN 送到总线上传输。 2、从高阻态到高（低）电 A- & 线 Bn- 平输出的转换时间略大于从 ENn一 EN 高（低）电平输出转换到高 阻态的时间。 A
三态门电路的应用 （1）、用三态门接成总线结构 强调： 1、任何时刻只有一个三态门 处于工作状态，其余三态门 处于高阻状态。 按一定顺序将信号分时 送到总线上传输。 2、从高阻态到高（低）电 平输出的转换时间略大于从 高（低）电平输出转换到高 阻态的时间
三态门电路的应用 (2)、用三态门实现数据双向传输 EN=0 G1高阻、G2工作 EN 总 数据从总线经G2传输 Do- Do/D EN=1 线 G2高阻、G工作 数据经G,传输到总线 A
（2）、用三态门实现数据双向传输 三态门电路的应用 EN=0 G1高阻、G2工作 数据从总线经G2传输 EN=1 G2高阻、G1工作 数据经G1传输到总线
2.漏极开路输出的门电路简称OD门 VpD Rp Y=YIY2 B (a)输出电路结构 (a)电路接法 (a)工作时必须外接电源和电阻； Y=Y1Y2=(AB)(CD) 实现逻辑电平的变换：输出高电平等 于外接电源值 (b)与非逻辑不变； (c)可以实现线与功能。 (将多个OD门电路的输出端相连 完成“与”的功能) 逻辑符号 A
2. 漏极开路输出的门电路简称OD门 (c) 可以实现线与功能。 (b)与非逻辑不变； (a)工作时必须外接电源和电阻; （将多个OD门电路的输出端相连 完成“与”的功能） 实现逻辑电平的变换：输出高电平等 于外接电源值 逻辑符号 Y=Y1 Y2=(AB) ´(CD) ´