functional HDE FSM BDE A options sImulation Active-HDL4. 2 optIons post-synthesis reports synthesis options simulation optIons ? 口 timing eports implementation options simulation Foundation
设计中心 Active-HDL4.2 FPGA Express Foundation
esTc 设计中 Training Introduction 个简单频率计的设计(带BCD计数器、LED 七段码显示控制) ·频率计的基本原理:将输入信号频率与基准时钟 频率进行比较 ·频率计在测量输入频率时,即测量状态下 START信号为1 该设计采用3三种描述模式:ⅥHDL行为代码模 式(HDE)、状态图模式(FSM)、框图模式(BDE) ·顶层框图将所有模块拼接起来
设计中心 Training Introduction • 一个简单频率计的设计（带BCD计数器、LED 七段码显示控制） • 频率计的基本原理：将输入信号频率与基准时钟 频率进行比较 • 频率计在测量输入频率时，即测量状态下 START信号为‘1’ • 该设计采用3三种描述模式：VHDL行为代码模 式(HDE)、状态图模式(FSM)、框图模式(BDE) • 顶层框图将所有模块拼接起来
UesTC 设计中 简单频率计框图 JHEX(O )LED(6-0)---DLED_A(6 EX2LED F INPUTD JHEX(0 )LED(6-0)---DLED B(6.0 PATTERNDF-PATTERN ICLK BCD A0 0/ BCD_A(3: 0) HEXLED BCD_B(3: 0) BCD_B(3: RESETDRESET GATE GATE BCD_C(: 0) BCD_ C3: 0) JHEXG O)LEDG D--DLED_C(6.0) END RESET STARTD-START END, RESET BCDD③:0) RESET BCD_D(: 0) HEX2LEI CONTROL CNT BCD JHEX(3-0)LED. --DLED_D(6.0) HEX2LED
设计中心 简单频率计框图
esTc 设计中 频率计主要模块 The following blocks are used in the design 一HEX2 LED -LED七段码显示转换模块(HDE) CNT BCD-4位十进制BCD计数器模块(BDE) (包含AND2和CNT4b俩子模块) CONTROL-频率计控制模块(FSM) Top frqm-顶层设计(BDE)
设计中心 频率计主要模块 • The following blocks are used in the design: – HEX2LED - LED七段码显示转换模块（HDE） – CNT_BCD - 4位十进制BCD计数器模块（BDE） (包含 AND2和 CNT_4b俩子模块) – CONTROL - 频率计控制模块（FSM） – Top_frqm - 顶层设计（BDE）
esTc 设计中 创建 Project( New Design) In the Type the design name field, enter FRQ METER New Design wizard Specify basic information about the new design Type the design name: FRO METER Select the location of the design folder: c: \my designs Browse The name of the default working library of the design FRO METER The name specified here will be used as the file name for wreaae- a5: the library files and as the logical name of the library. You &z can change the logical name later on Back E Next> Cancel
设计中心 创建Project (New Design) • In the Type the design name field, enter FRQ_METER