0 3456 A 行地址译码器 存储矩阵 64×64 A VO1 1O2 输入/输出电路 1O3 234 15 VO4 G 列地址译码器 G △ △△ T10 0 1 G R/W 图22114的结构框图 2021/2/23 作者:清华大学电子工程系罗嵘 第307页
2021/2/23 作者：清华大学电子工程系 罗嵘 第307 页 行地址译码器 存储矩阵 64 64 输入 /输出电路 R / W 图2 2114的结构框图 列地址译码器 X 0 X63 Y 0 Y15 A 3 A 4 A 5 A 6 A 7 A 8 A 1 A 2 A 9 I/O 1 I/O 2 I/O 3 I/O 4 CS A 0 G 2 G 1 G 3 G4 G 5 G 6 G 7 G 8 G10 G9
共有1024×4=4096个存储单元,排成64×64矩阵。 -1024(=20),共有10个地址输入端A0~Ag 分成两组译码 O1~ⅣO既是数据输入端也是数据输出端 R/W=1,Cs=0时,门G输出高电平,使缓冲器G~G 工作,门G1输出低电平,使G1~G4禁止,这时由地 址码指定的四个存储单元中的数据被送到MO1~O4 实现读操作。 R/W=0,Cs=0,G1~G4作,G5~G禁止,加到 IO1~O4上的数据被写入指定的四个存储单元。 CS-1时,门G1~Gs禁止,将存储器内部电路与外部 连线隔离,可以直接把ⅣO1~IO4与系统总线相连使用。 2021/2/23 作者:清华大学电子工程系罗嵘 第308页
2021/2/23 作者：清华大学电子工程系 罗嵘 第308页 •共有1024×4=4096个存储单元，排成64×64矩阵。 •1024（=2 10），共有10个地址输入端A0 ～A9。 分成两组译码 •I/O1 ～I/O4既是数据输入端也是数据输出端 • CS =1时，门G1 ～G8禁止，将存储器内部电路与外部 连线隔离，可以直接把I/O1 ～I/O4与系统总线相连使用。 • R /W =0， CS =0，G1 ～G4工作，G5 ～G8禁止，加到 I/O1 ～I/O4上的数据被写入指定的四个存储单元。 • R /W =1， CS =0时，门G9输出高电平，使缓冲器G5 ～G8 工作，门G10输出低电平，使G1 ～G4禁止，这时由地 址码指定的四个存储单元中的数据被送到I/O1 ～I/O4， 实现读操作
5212RAM的扩展 当使用一片RAM器件不能满足存储量的需要时,可以将若干片 RAM组合到一起,接成一个容量更大的RAM。 ·位扩展方式 如果每一片RAM中的字数已够用而每个字的位数不够用时,应 采用位扩展的连接方式,将多片RAM组合成位数更多的存储器。 例1用1024×1位RAM接成1024×8位RAM。 vO 1O 1024×1 1024×1 RAM(D) RAM(8) R/AoA,AA3A, A6A,As AWcS Ao, A6A,AsAwCS CS 图3RAM的位扩展接法 2021/2/23 作者:清华大学电子工程系罗嵘 第309页
2021/2/23 作者：清华大学电子工程系 罗嵘 第309页 5.2.1.2RAM的扩展 当使用一片RAM器件不能满足存储量的需要时，可以将若干片 RAM组合到一起，接成一个容量更大的RAM。 •位扩展方式 如果每一片RAM中的字数已够用而每个字的位数不够用时，应 采用位扩展的连接方式，将多片RAM组合成位数更多的存储器。 例1用1024×1位RAM接成1024×8位RAM。 图3 RAM的位扩展接法 A0A1A2A3A4A5A6 W R CS 1024 × 1 RAM(1) W R I/O1 I/O8 A7A8A9 A0 A9 CS A0A1A2A3A4A5A6 W R CS 1024 × 1 RAM(8) A7A8A9