第四讲同步数字系统设计基础 西安邮电学院通信工程系 系统体系结构设计（系统设计) 按系统规格的要求，人工设计系统的体系结构， 划分系统功能块，并给出系统的设计规范： 。功能块、输入输出接口定义及时序要求。 冬时钟域划分，跨时钟域异步电路划分。 系统和功能块的复位处理方法。 ·系统和功能块的测试方法。 冬对复杂设计需建立系统的行为模型
第四讲 同步数字系统设计基础 西安邮电学院通信工程系 系统体系结构设计（系统设计） 按系统规格的要求，人工设计系统的体系结构， 划分系统功能块，并给出系统的设计规范: ❖功能块、输入输出接口定义及时序要求。 ❖时钟域划分，跨时钟域异步电路划分。 ❖系统和功能块的复位处理方法。 ❖系统和功能块的测试方法。 ❖对复杂设计需建立系统的行为模型
第四讲同步数字系统设计基础 西安邮电学院通信工程系 功能块的算法模型 心一般功能块总是完成一个确定的任务，可以采 用算法模型描述。 算法模型描述了模块硬件的行为，但不关心硬 件具体实现的方法。 算法模型是事件驱动的，不含严格的时钟信息， 类似于软件的程序，可用C、DL语言描述。现 在也较多采用MATLAB,system C等语言描述
第四讲 同步数字系统设计基础 西安邮电学院通信工程系 功能块的算法模型 ❖一般功能块总是完成一个确定的任务，可以采 用算法模型描述。 ❖算法模型描述了模块硬件的行为，但不关心硬 件具体实现的方法。 ❖算法模型是事件驱动的，不含严格的时钟信息， 类似于软件的程序，可用C、HDL语言描述。现 在也较多采用MATLAB，system C等语言描述
第四讲同步数字系统设计基础 西安邮电学院通信工程系 模块体系结构设计 由算法模型设计出模块及模块的体系结构，一般是将 模块划分出两个独立的部分，一是完成数据处理操作的 数字电路部分，称数据路径；其二是决定不同操作执行 顺序的控制电路部分，称控制逻辑。 状态反馈 控制信号 控制逻辑 数据路径 控制输入 输入数据 输出数据
第四讲 同步数字系统设计基础 西安邮电学院通信工程系 模块体系结构设计 由算法模型设计出模块及模块的体系结构，一般是将 模块划分出两个独立的部分，一是完成数据处理操作的 数字电路部分，称数据路径；其二是决定不同操作执行 顺序的控制电路部分，称控制逻辑。 控制逻辑 数据路径 状态反馈 控制信号 输出数据 控制输入 输入数据
第四讲同步数字系统设计基础 西安邮电学院通信工程系 RTL级设计 RTL(Register Transfer Level)级设计是模块设计 的主要工作。模块的功能可定义为一组寄存器及对寄存 器的操作，对寄存器的信号进行传输和处理称为寄存器 传输操作。数字系统设计是RTL级设计需满足三个条件： 1) 系统中有定义的一组寄存器。如R1、R2。 2） 能对寄存器的数据进行操作。如R1<-R1+R2。 3) 系统中有信号控制操作的时序。如 if(T1==1)R1<-R2;
第四讲 同步数字系统设计基础 西安邮电学院通信工程系 RTL级设计 RTL（Register Transfer Level）级设计是模块设计 的主要工作。模块的功能可定义为一组寄存器及对寄存 器的操作，对寄存器的信号进行传输和处理称为寄存器 传输操作。数字系统设计是RTL级设计需满足三个条件： 1) 系统中有定义的一组寄存器。如 R1、R2。 2) 能对寄存器的数据进行操作。如 R1<- R1＋R2。 3) 系统中有信号控制操作的时序。如 if(T1==1) R1<- R2；
第四讲同步数字系统设计基础 西安邮电学院通信工程系 RTL级设计 一般常用的寄存器操作有： 将数据由一个寄存器传输到另一个寄存器的传输操作。 对寄存器中的数据进行算数、逻辑操作。 对寄存器中数据进行移位操作。 冬对寄存器进行复位、置位操作。 D3 D2 DO R3 右移 0 D3 D2 DI
第四讲 同步数字系统设计基础 西安邮电学院通信工程系 RTL级设计 一般常用的寄存器操作有： ❖ 将数据由一个寄存器传输到另一个寄存器的传输操作。 ❖ 对寄存器中的数据进行算数、逻辑操作。 ❖ 对寄存器中数据进行移位操作。 ❖ 对寄存器进行复位、置位操作。 R1 R3 R2 ＋ D3 D2 D1 D0 0 D3 D2 D1 右移