并行处理技术的现状 片内并行技术 片间并行技术
并行处理技术的现状 ◼ 片内并行技术 ◼ 片间并行技术
片内并行技术 7公司7MS320C6X,进一步发展了超长指令字 (WW和多流水线技术,在每条长达256bt (8×32bt)的指令字中规定了多条流水线、多 个处理单元的并行操作,分别控制8个运算单元 (其中6个是浮点型)的运算操作 AD公司的AD5P2116米5 HARC D50属于一种单 指令多数据流(SmD)的并行处理结构,内部由 两个相同的处理单元组成
片内并行技术 ◼ TI 公司TMS320C6X，进一步发展了超长指令字 （VLIW）和多流水线技术，在每条长达256bit （8×32bit）的指令字中规定了多条流水线、多 个处理单元的并行操作，分别控制8个运算单元 （其中6个是浮点型）的运算操作； ◼ ADI 公司的ADSP-2116X SHARC DSP 属于一种单 指令多数据流（SIMD）的并行处理结构，内部由 两个相同的处理单元组成
AD5021605 HARC DSP的高并行性 AD521605HRCD50的高并行 性由以下两个结构特点决定: 在一个周期内可完成多条指令 单指令多数据沉(5MD机制
ADSP21160 SHARC DSP 的高并行性 ADSP21160 SHARC DSP 的高并行 性由以下两个结构特点决定： ◼ 在一个周期内可完成多条指令 ◼ 单指令多数据流（SIMD）机制
并行结构特点1 AD9P216054 RC DSP最多可以在 个指令周期内完成一个乘法、一个双加 减和两个读/写操作
并行结构特点1 ADSP21160 SHARC DSP 最多可以在一 个指令周期内完成一个乘法、一个双加 减和两个读/写操作
并行结构特点2 在其内核中,有两套完全独立的运算单元(X ,每个运算单元包括:A、乘法器 SHRR、 DATA REGIS7ERFE及一些辅助 设备。当两个计算单元执行同一条指令时,它 们的操作数及使用的寄存器是不同的,这就是 所谓的单指令多数据流(SMD 同时,AD5P211605 RC DSP采用SMD与 单指令单数据流(550)可选机制,由 MODE1寄存器的PEYE位选择
并行结构特点2 在其内核中，有两套完全独立的运算单元（X、 Y），每个运算单元包括：ALU、乘法器、 SHIFTER、DATA REGISTER FILE 及一些辅助 设备。当两个计算单元执行同一条指令时，它 们的操作数及使用的寄存器是不同的，这就是 所谓的单指令多数据流（SIMD）。 同时，ADSP21160 SHARC DSP 采用SIMD 与 单指令单数据流（SISD）可选机制，由 MODE1 寄存器的PEYEN 位选择