数字信号处狸方法与实现 贺知明副教授 电子科技大学 四川成都
数字信号处理方法与实现 贺知明 副教授 电子科技大学 四川•成都
SHARC系列DsP原理 ●概述 SHARC系列DSP的处理器核 e SHARC系列DSP的存储器 ● SHARC系列DSP的集成外部接口(DMA 链路口、串行口、主机接口)
SHARC系列DSP原理 概述 SHARC系列DSP的处理器核 SHARC系列DSP的存储器 SHARC系列DSP的集成外部接口（ DMA、 链路口、串行口、主机接口）
概述 SHARC-Super Harvard Architecture Computer 包含:浮点DSP核片内存储器、DMA 控制器、串口、链路口、共享总线连接 等 多片处理器无需外部控制逻辑,就能 无缝连接成一个高效的紧耦合(通过 总线结构)或松耦合(通过链路结构) 方式的并行多处理器系统
概述 SHARC——Super Harvard Architecture Computer 包含：浮点DSP核、片内存储器、DMA 控制器、串口、链路口、共享总线连接 等。 多片处理器无需外部控制逻辑，就能 无缝连接成一个高效的紧耦合（通过 总线结构）或松耦合（通过链路结构） 方式的并行多处理器系统
结构特点 有共享寄存器文件的计算单元(含ALU 乘法器和移位器) s数据地址产生器(DAG1、DAG2) 能自动处理环形地址指针,降低程序开销,提 高程序的执行效率并简化程序代码 大容量的片内SRAM 双端口SRAM可以被处理器核和DMA同时独立 访问,根据不同型号,SRAM容量不同
结构特点 有共享寄存器文件的计算单元（含ALU、 乘法器和移位器） 数据地址产生器（DAG1、DAG2） 能自动处理环形地址指针，降低程序开销，提 高程序的执行效率并简化程序代码。 大容量的片内SRAM 双端口SRAM可以被处理器核和DMA同时独立 访问，根据不同型号，SRAM容量不同
结构特点 有指令 Cache的程序控制器 高效的32级指令缓存,允许3条总线同时取1条 指令和2个操作数,处理器能够高速执行循环操 作(如数字滤波的乘、累加操作和FFT的蝶形运 算等)。指令缓存是香使用,可通过编程控制 e内部定时器 与片外存储器及外围电路接口的外部端口 ●主机及多处理器接口
结构特点 有指令Cache的程序控制器 高效的32级指令缓存，允许3条总线同时取1条 指令和2个操作数，处理器能够高速执行循环操 作（如数字滤波的乘、累加操作和FFT的蝶形运 算等）。指令缓存是否使用，可通过编程控制。 内部定时器 与片外存储器及外围电路接口的外部端口 主机及多处理器接口