EDA技术与SOPC基础实验指导书芯片型号选择为CYCLONEEP1C12Q240C8，管脚锁定如表3.2所示。表3. 2引脚锁定表端口名FPGA管端口名FPGA管clkLED7[0]PIN_153PIN_6LED7[1]PIN_5LED7_cs[PIN_238LED7_cs[LED7[2]PIN_237PIN_4LED7_cs[PIN_236LED7[3]PIN_3LED7[4]PIN_2LED7[5]PIN_1LED7[6]PIN_240LED7[7]PIN_239六、实验程序代码（省略）七、思考根据数码管工作原理，设计计数器显示实验，即将计数器的结果送到数码管进行显示。12
EDA 技术与 SOPC 基础实验指导书 12 芯片型号选择为 CYCLONE EP1C12Q240C8，管脚锁定如表 3.2 所示。 表 3.2 引脚锁定表 端口名 FPGA 管 脚号 端口名 FPGA 管 clk PIN_153 LED7[0] 脚号PIN_6 LED7_cs[ 0] PIN_238 LED7[1] PIN_5 LED7_cs[ 1] PIN_237 LED7[2] PIN_4 LED7_cs[ 2] PIN_236 LED7[3] PIN_3 LED7[4] PIN_2 LED7[5] PIN_1 LED7[6] PIN_240 LED7[7] PIN_239 六、实验程序代码（省略） 七、思考 根据数码管工作原理，设计计数器显示实验，即将计数器的结果送到数码管 进行显示
EDA技术与SOPC基础实验指导书实验44位十进制计数器设计实验一、实验目的练习使用VerilogHDL进行简单数字逻辑电路设计；◆熟练掌握控制数码管动态扫描VerilogHDL方法：◆体会文本、原理图混合输入的层次设计方法：二、实验设备PC机、QuartusII13.0开发软件、实验开发板。三、实验任务→用VERILOGHDL设计实现一个4位十进制加法计数器（0～9999）；→计数结果能在4个数码管上进行显示：四、实验原理计数器是数字逻辑系统中最为典型的时序单元电路，常常用来实现计数、分频、表达时间单位等功能。掌握计数器的VERILOGHDL描述方法变得非常重要。计数器的工作原理非常简单，即在时钟沿的作用下，实现累加功能，例如Q<=Q+1。本次实验主要是利用1位十进制计数器的进位信号来事联成为4位十进制计数器，因此首先应该设计一个带进位信号的十进制计数器，然后将其封装成为一个可以被调用的元件符号，再利用原理图设计方法，调出4个相同的1位十进制计数器来设计成为4位干进制计数器。计数结果通过数码管动态显示出来即可，数码管的动态扫描显示方法可以参考实验5的设计原理。整个系统的设计原理图如图4.1所示，在该电路项层设计中，主要由1个分频器、4个一位十进制计数器、1个四选一多路选择器和数码管译码电路构成。分频器的功能是对输入的50MHz的基准时钟进行分频，例如分频成为1HZ的计数时钟信号，这样使得计数器结果变化每1秒钟增加1，便于观察效果。4个一位十进制计数器构成了计数功能，能实现0～9999的计数，得到个位、十位、百位和千位的相应变化。四选一多路选择器和数码管译码电路实现了将计数结果进行动态扫描显示的功能。13
EDA 技术与 SOPC 基础实验指导书 13 实验 4 4 位十进制计数器设计实验 一、实验目的 ◆ 练习使用 Verilog HDL 进行简单数字逻辑电路设计； ◆ 熟练掌握控制数码管动态扫描 Verilog HDL 方法； ◆ 体会文本、原理图混合输入的层次设计方法； 二、实验设备 PC 机、Quartus II 13.0 开发软件、实验开发板。 三、实验任务 ◆ 用 VERILOG HDL 设计实现一个 4 位十进制加法计数器（0～9999）； ◆ 计数结果能在 4 个数码管上进行显示； 四、实验原理 计数器是数字逻辑系统中最为典型的时序单元电路，常常用来实现计数、分频、 表达时间单位等功能。掌握计数器的 VERILOG HDL 描述方法变得非常重要。 计数器的工作原理非常简单，即在时钟沿的作用下，实现累加功能，例如 Q<=Q+1。 本次实验主要是利用 1 位十进制计数器的进位信号来串联成为 4 位十进制计数器，因 此首先应该设计一个带进位信号的十进制计数器，然后将其封装成为一个可以被调用 的元件符号，再利用原理图设计方法，调出 4 个相同的 1 位十进制计数器来设计成为 4 位十进制计数器。计数结果通过数码管动态显示出来即可，数码管的动态扫描显示 方法可以参考实验 5 的设计原理。 整个系统的设计原理图如图 4.1 所示，在该电路顶层设计中，主要由 1 个分频器、 4 个一位十进制计数器、1 个四选一多路选择器和数码管译码电路构成。分频器的功能 是对输入的 50MHz 的基准时钟进行分频，例如分频成为 1HZ 的计数时钟信号，这样使 得计数器结果变化每 1 秒钟增加 1，便于观察效果。4 个一位十进制计数器构成了计数 功能，能实现 0～9999 的计数，得到个位、十位、百位和千位的相应变化。四选一多 路选择器和数码管译码电路实现了将计数结果进行动态扫描显示的功能
EDA技术与SOPC基础实验指导书ENPINCPIN.47an图4.1顶层原理图五、实验步骤1.首先采用VERILOGHDL完成各个底层模块设计，具体操作过程如前所述方法；2.建立顶层原理图设计文件，调用各个已封装完的底层模块按照图4.1所示电路结构进行绘制；3.综合、选择芯片、分配管脚（如表4.1）；表4.1管脚锁定表端口名FPGA管端口名FPGA管clkPIN_15LED7[0]PIN_6KEYO[1] (PIN_48LED7[1]PIN_5KEYO[O] (PIN_47LED7[2]PIN_4LED7[3]PIN_3LED7_cs[0PIN_23LED7[4]PIN_2LED7_cs[1PIN_23LED7[5]PIN_1LED7_cs[2PIN_23LED7[6]PIN_240LED7[7]PIN_239六、实验程序代码（省略）七、思考根据本次实验的原理，思考如何设计一简单的秒表电路？14
EDA 技术与 SOPC 基础实验指导书 14 图 4.1 顶层原理图 五、实验步骤 1．首先采用 VERILOG HDL 完成各个底层模块设计，具体操作过程如前所述方法； 2. 建立顶层原理图设计文件，调用各个已封装完的底层模块按照图 4.1 所示电路 结构进行绘制； 3. 综合、选择芯片、分配管脚（如表 4.1）； 表 4.1 管脚锁定表 端口名 FPGA 管 脚号 端口名 FPGA 管 clk PIN_15 脚号 3 LED7[0] PIN_6 KEY0[1]( 清零) PIN_48 LED7[1] PIN_5 KEY0[0]( 使能) PIN_47 LED7[2] PIN_4 LED7[3] PIN_3 LED7_cs[0 ] PIN_23 8 LED7[4] PIN_2 LED7_cs[1 ] PIN_23 7 LED7[5] PIN_1 LED7_cs[2 ] PIN_23 6 LED7[6] PIN_240 LED7[7] PIN_239 六、实验程序代码（省略） 七、思考 根据本次实验的原理，思考如何设计一简单的秒表电路？
EDA技术与SOPC基础实验指导书实验5电子时钟设计实验一、实验目的◆练习使用VerilogHDL进行简单数字逻辑电路设计：◆熟练掌握控制数码管动态扫描VerilogHDL方法；体会文本、原理图混合输入的层次设计方法：二、实验设备PC机、QuartusII13.0开发软件、实验开发板。三、实验任务◆用VerilogHDL设计实现一个电子时钟；→时间能在数码管上进行显示：四、实验原理电子时钟是数字逻辑系统中最为典型的时序单元电路，常常用来实现计数、分频、表达时间等功能。掌握计数器的VerilogHDL描述方法变得非常重要。先从简单的功能入手，电子钟设计功能实现8位数码管上的显示正在运行着的时钟。这就需要解决两大功能：一是数码管的显示，二是使用系统时钟产生1ⅢS的事件计数脉冲信号。这8位数码管显示功能分别图如下图所示。88-88-88秒钟分钟时钟在前面实验中设计了单个数码管的控制，多个数码管的控制与单个数码管的控制逻辑类似，只是多了一个点亮哪个数码管的信号。其实8个数码管在同一时刻只有一个数码管在亮，当轮流显示8个数码管时，利用人眼的视觉暂留现象而达到8个数码管的目的。从图5.1中可以看出LED是高电平亮。15
EDA 技术与 SOPC 基础实验指导书 15 实验 5 电子时钟设计实验 一、实验目的 ◆ 练习使用 Verilog HDL 进行简单数字逻辑电路设计； ◆ 熟练掌握控制数码管动态扫描 Verilog HDL 方法； ◆ 体会文本、原理图混合输入的层次设计方法； 二、实验设备 PC 机、Quartus II 13.0 开发软件、实验开发板。 三、实验任务 ◆ 用 Verilog HDL 设计实现一个电子时钟； ◆ 时间能在数码管上进行显示； 四、实验原理 电子时钟是数字逻辑系统中最为典型的时序单元电路，常常用来实现计数、分频、 表达时间等功能。掌握计数器的 Verilog HDL 描述方法变得非常重要。 先从简单的功能入手，电子钟设计功能实现 8 位数码管上的显示正在运行着的时 钟。这就需要解决两大功能：一是数码管的显示，二是使用系统时钟产生 1ms 的事件 计数脉冲信号。这 8 位数码管显示功能分别图如下图所示。 在前面实验中设计了单个数码管的控制，多个数码管的控制与单个数码管的控制 逻辑类似，只是多了一个点亮哪个数码管的信号。其实 8 个数码管在同一时刻只有一 个数码管在亮，当轮流显示 8 个数码管时，利用人眼的视觉暂留现象而达到 8 个数码 管的目的。从图 5.1 中可以看出 LED 是高电平亮
EDA技术与SOPC基础实验指导书330XPIN120R10D5PIN 121 R11330D6PIN 122 R12330D7R13330PIN123D8图5.1LED电路结构五、实验步骤1.新建工程2.新建VERILOGHDL文本3.综合4.下载芯片型号选择为CYCLONEEP1C12Q240C8，管脚锁定如表5.1所示。表5.1引脚锁定表FPGA管端口名FPGA管端口名clkPIN_153LEDO[1]PIN_121LEDO[0]PIN_120LEDO[2]PIN_122六、实验程序代码（省略）16
EDA 技术与 SOPC 基础实验指导书 16 图 5.1 LED 电路结构 五、实验步骤 1. 新建工程 2. 新建 VERILOG HDL 文本 3. 综合 4. 下载 芯片型号选择为 CYCLONE EP1C12Q240C8，管脚锁定如表 5.1 所示。 表 5.1 引脚锁定表 端口名 FPGA 管 脚号 端口名 FPGA 管 clk PIN_153 LED0[1] 脚号PIN_121 LED0[0] PIN_120 LED0[2] PIN_122 六、实验程序代码（省略）