EDA技术与SOPC基础实验指导书实验6智易数字频率计设计一、实验目的→体会计数器的实际应用，了解测频原理；进一步熟练数码管的显示设计方法；→进一步掌握层次化设计方法；二、实验设备PC机、QuartusII13.0开发软件、实验开发板。三、实验任务利用VerilogHDL设计一个数字频率计，能测量输入信号的频率范围是1～9999HZ，并能将测量结果在4位数码管上正确显示出来，四、实验原理频率计是用来测量正弦信号、矩形信号、三角形信号等波形工作频率的仪器，根据频率的概念是单位时间里脉冲的个数，所以要测量被测波形的频率，只需能测出被测波形中1S内有多少个脉冲即可。根据这个原理，如果能用Veri1ogHDL实现一个定时时间为1S的闸门控制信号，在时间1S内闸门打开，让被测信号进入脉冲计数器进行脉冲个数计数，即可得到被测信号的频率，最后再通过数码管译码器电路将结果进行显示。整个系统结构可以由四个部分构成：闸门信号控制模块、计数器模块、锁存器、数码管显示模块。闸门信号模块（如图6.1）实现两个功能，即通过对系统基准时钟进行分频得到1S闸门使能信号（CNTEN），同时得到计数结果锁存信号（LOAD）。计数器模块（如图6.2）则是实现对被测信号的脉冲进行计数，能实现0～9999的计数功能，满足设计任务中的测频范围1～9999HZ，在该模块中en是计数使能端，17
EDA 技术与 SOPC 基础实验指导书 17 实验 6 简易数字频率计设计 一、实验目的 ◆ 体会计数器的实际应用，了解测频原理； ◆ 进一步熟练数码管的显示设计方法； ◆ 进一步掌握层次化设计方法； 二、实验设备 PC 机、Quartus II 13.0 开发软件、实验开发板。 三、实验任务 利用 Verilog HDL 设计一个数字频率计，能测量输入信号的频率范围是 1～ 9999HZ，并能将测量结果在 4 位数码管上正确显示出来。 四、实验原理 频率计是用来测量正弦信号、矩形信号、三角形信号等波形工作频率的仪器，根 据频率的概念是单位时间里脉冲的个数，所以要测量被测波形的频率，只需能测出被 测波形中 1S 内有多少个脉冲即可。根据这个原理，如果能用 Verilog HDL 实现一个定 时时间为 1S 的闸门控制信号，在时间 1S 内闸门打开，让被测信号进入脉冲计数器进 行脉冲个数计数，即可得到被测信号的频率，最后再通过数码管译码器电路将结果进 行显示。 整个系统结构可以由四个部分构成：闸门信号控制模块、计数器模块、锁存器、 数码管显示模块。 闸门信号模块（如图 6.1）实现两个功能，即通过对系统基准时钟进行分频得到 1S 闸门使能信号（CNT_EN），同时得到计数结果锁存信号（LOAD）。 计数器模块（如图 6.2）则是实现对被测信号的脉冲进行计数，能实现 0～9999 的计数功能，满足设计任务中的测频范围 1～9999HZ，在该模块中 en 是计数使能端
EDA技术与SOPC基础实验指导书由闸门信号提供保证1S的时间使能，rst是计数清零端，clk是被测信号输入端，q1,q2,q3,q4分别是计数的个位、十位、百位和千位输出。锁存器（如图6.3）实现将计数器结果中的个位、十位、百位和千位的值进行锁存，保证数据输出的同步，由LOAD信号来决定输出的时间。数码管译码显示模块（如图6.4）的功能是完成将测频结果在数码管上进行动态显示。counter_4en q1[3.0]controlrst q2[3.0]clk q3[3.0]CLKCNT ENq4[3..0]LOADinstinst图6.1闸门信号模块图6.2计数器模块displayJed?regester4olkled7_os[2..0]LOADOUT1[3.0]q1[3.0]led7[7..0]q1[3.0]out2[3..0]q2[3.0]q2[3.0]out3[3.0]q3[3.0]93[3.0]out4[3.0]q4[3.0]q4[3.0]instinst图6.3锁存器图6.4数码管译码显示整个系统顶层设计原理图结构如图6.5所示：EVOregester4ourter_4controq13.0LOADOUT1[3.0]zsCLKCNT_ENen q1[3.0]913.0)0ut2[3. 0]9313LOADrtq2p.0)92p3.0)out3[3.0]clk q33.0]q3[3. 0]out4(3.0]q4[3.0]q43.0]inst3KEY11display_led?TPTed7se[2.0]led7_cs(2.0]9ID.4IETRLETed77.0]q1(3.0)led7[7.0]23.0192[3.0]3..093[3.0]9430q4[3.0]图6.5频率计系统结构18
EDA 技术与 SOPC 基础实验指导书 18 由闸门信号提供保证 1S 的时间使能，rst 是计数清零端，clk 是被测信号输入端， q1,q2,q3,q4 分别是计数的个位、十位、百位和千位输出。 锁存器（如图 6.3）实现将计数器结果中的个位、十位、百位和千位的值进行锁 存，保证数据输出的同步，由 LOAD 信号来决定输出的时间。 数码管译码显示模块（如图 6.4）的功能是完成将测频结果在数码管上进行动态 显示。 图 6.1 闸门信号模块 图 6.2 计数器模块 图 6.3 锁存器 图 6.4 数码管译码显示 整个系统顶层设计原理图结构如图 6.5 所示： 图 6.5 频率计系统结构
EDA技术与SOPC基础实验指导书为了检测整个设计的正确性，在此，可以自己产生一些不同频率的信号来进行验证，我们可以对基准的时钟信号，利用数控分频器的原理，通过按键来控制不同频率的信号产生，然后将这些信号送入到计数器的被测信号的输入端，观察测量结果是否和分频的结果一致，测试系统的结构可以如图6.6所示：1Aregester4controlcounter_4q13.0LOADOUT1[3..0]192354CLKCNT_ENen q1[3.0]q1[3.0]out2[3.0]930.-LOADrst q2[3.0]q2[3.0]out3[3.0]olk q3[3.0]q3[3. 0]out4[3.0]94[3.0]94[3.0]neratesngaURlkey[7..0]displayledDUTPUTled7_sc[2.0]led7 cs[2.0]OUTPUTled7[7.0]q13.0]led7[7.0]q2[3.0]3.0q3[3. 0]43.0q4[3.0]inst4图6.6系统验证设计原理图在图6.6中，多了一个信号产生模块，该模块可以直接使用实验8简易电子琴的程序代码，即能通过按键实现输出如表6.1所示的频率值。表6.1产生信号频率值按键音名频率（Hz）频率（Hz）KEY1523KEY5784587KEY6880KEY2KEY3659KEY7988KEY4699KEY11047五、实验步骤1.首先利用VerilogHDL完成上述四个底层功能模块设计；2.建立顶层项目工程，利用原理图设计输入方法调出底层模块实现顶层原理图的设计，如图6.5所示。19
EDA 技术与 SOPC 基础实验指导书 19 为了检测整个设计的正确性，在此，可以自己产生一些不同频率的信号来进行验 证，我们可以对基准的时钟信号，利用数控分频器的原理，通过按键来控制不同频率 的信号产生，然后将这些信号送入到计数器的被测信号的输入端，观察测量结果是否 和分频的结果一致，测试系统的结构可以如图 6.6 所示： 图 6.6 系统验证设计原理图 在图 6.6 中，多了一个信号产生模块，该模块可以直接使用实验 8 简易电子琴的 程序代码，即能通过按键实现输出如表 6.1 所示的频率值。 表 6.1 产生信号频率值 按键 频率（Hz） 音名 频率（Hz） KEY1 523 KEY5 784 KEY2 587 KEY6 880 KEY3 659 KEY7 988 KEY4 699 KEY1 1047 五、实验步骤 1. 首先利用 Verilog HDL 完成上述四个底层功能模块设计； 2. 建立顶层项目工程，利用原理图设计输入方法调出底层模块实现顶层原理图的 设计，如图 6.5 所示
EDA技术与SOPC基础实验指导书3.综合，选择目标芯片，按照表6.2锁定引脚；4.下载，验证设计是否成功；表6.2引脚锁定表管端口名FPGA管端口名FPGAclkPIN_15LED7[0]PIN_6KEYO[1](PIN_48LED7[1]PIN_5KEY[O]PIN_14LED7[2]PIN_4KEY[1]PIN_15LED7[3]PIN_3KEY[2]PIN_16LED7[4]PIN_2KEY[3]PIN_15LED7[5]PIN_1KEY[4]LED7[6]PIN_15PIN_240KEY[5]PIN_14LED7[7]PIN_239KEY[6]PIN_17LED7_cs[PIN_238KEY[7]PIN_19LED7_cs[PIN_237LED7_cs[PIN_236六、实验程序代码（省略）20
EDA 技术与 SOPC 基础实验指导书 20 3. 综合，选择目标芯片，按照表 6.2 锁定引脚； 4. 下载，验证设计是否成功； 表 6.2 引脚锁定表 端口名 FPGA 管 脚号 端口名 FPGA 管 clk PIN_15 脚号 3 LED7[0] PIN_6 KEY0[1]( 清零) PIN_48 LED7[1] PIN_5 KEY[0] PIN_14 3 LED7[2] PIN_4 KEY[1] PIN_15 8 LED7[3] PIN_3 KEY[2] PIN_16 0 LED7[4] PIN_2 KEY[3] PIN_15 9 LED7[5] PIN_1 KEY[4] PIN_15 6 LED7[6] PIN_240 KEY[5] PIN_14 1 LED7[7] PIN_239 KEY[6] PIN_17 LED7_cs[ 0] PIN_238 KEY[7] PIN_19 LED7_cs[ 1] PIN_237 LED7_cs[ 2] PIN_236 六、实验程序代码（省略）
EDA技术与SOPC基础实验指导书实验7基于RPR220报警器系统设计一、实验目的了解RPR220的工作原理及工作特性；◆熟练掌握利用外设元件来搭建应用系统的设计方法：进一步掌握层次化设计方法；二、实验设备PC机、QuartusII13.0开发软件、实验开发板。三、实验任务利用RPR220反射型光电探测器，设计实现一实时报警电路。该报警电路的功能是当RPR220探测到有物体时，发出声音和光报警。声音报警电路可以采用分频器使蜂鸣器发声：光报警电路可以通过点亮LED灯发光来实现，即当有物体靠近系统探测端时，能听到声音和看到LED亮作为报警功能。四、实验原理1.RPR-220介绍RPR-220是一种反射型光电探测器，其内部结构由两部分组成，一个发射器和一个接收器。其中发射器是一个砷化镓红外发光二极管，接收器是二个高灵敏度、硅平面光电三极管。如图7.1所示：6.4S2④Collector2.82Cathode2-02.24DAnode③Emitter图7.1RPR-220外观及内部结构RPR-220在开发板中的具体电路结构如图7.2所示：21
EDA 技术与 SOPC 基础实验指导书 21 实验 7 基于 RPR220 报警器系统设计 一、实验目的 ◆ 了解 RPR220 的工作原理及工作特性； ◆ 熟练掌握利用外设元件来搭建应用系统的设计方法； ◆ 进一步掌握层次化设计方法； 二、实验设备 PC 机、Quartus II 13.0 开发软件、实验开发板。 三、实验任务 利用 RPR220 反射型光电探测器，设计实现一实时报警电路。该报警电路的功能是 当 RPR220 探测到有物体时，发出声音和光报警。声音报警电路可以采用分频器使蜂鸣 器发声；光报警电路可以通过点亮 LED 灯发光来实现，即当有物体靠近系统探测端时， 能听到声音和看到 LED 亮作为报警功能。 四、实验原理 1. RPR-220 介绍 RPR-220 是一种反射型光电探测器，其内部结构由两部分组成，一个发射器和一 个接收器。其中发射器是一个砷化镓红外发光二极管，接收器是一个高灵敏度、硅平 面光电三极管。如图 7.1 所示： 图 7.1 RPR-220 外观及内部结构 RPR-220 在开发板中的具体电路结构如图 7.2 所示: