EDA技术与SOPC基础实验指导书表2.2管脚分配表管管端口名FPGA端口名FPGAclkKEY[]PIN_143PIN_153PIN_132KEY[1]PIN_158buzzerKEY[2]PIN_160KEY[3]PIN_159KEY[4]PIN_156KEY[5]PIN_141KEY[6]PIN_17KEY[7]PIN_197
EDA 技术与 SOPC 基础实验指导书 7 表 2.2 管脚分配表 端口名 FPGA 管 脚号 端口名 FPGA 管 KEY[0] PIN_143 Clk 脚号PIN_153 KEY[1] PIN_158 buzzer PIN_132 KEY[2] PIN_160 KEY[3] PIN_159 KEY[4] PIN_156 KEY[5] PIN_141 KEY[6] PIN_17 KEY[7] PIN_19
EDA技木与SOPC基础实验指导书实验38佳数码管动态显示实验一、实验目的→了解数码管电路结构及工作特性；熟练掌握控制数码管动态扫描VerilogHDL方法学会用分频器来控制扫描时间的方法：二、实验设备PC机、QuartusII13.0开发软件、实验开发板。三、实验任务设计实现在数码管上显示任意0～9的数字设计实现在8个数码管上依次显示数字1、2、3、4、5、6、7、8四、实验原理1.LED数码管概述led数码管（LEDSegmentDisplays）是由多个发光二极管封装在一起组成“8”字型的器件，引线已在内部连接完成，只需引出它们的各个笔划，公共电极。1ed数码管常用段数一般为7段（A、B、C、D、E、F、G）另加一个小数点(DP)，其内部管脚定义如图3.1所示：AEBGEcODPD图3.1数码管内部管脚定义1ed数码管根据LED的接法不同分为共阴和共阳两类，数码管要正常显示，就要用驱动电路来驱动数码管的各个段码，从而显示出我们要的数字，因此根据数码管的8
EDA 技术与 SOPC 基础实验指导书 8 实验 3 8 位数码管动态显示实验 一、实验目的 ◆ 了解数码管电路结构及工作特性； ◆ 熟练掌握控制数码管动态扫描 Verilog HDL 方法； ◆ 学会用分频器来控制扫描时间的方法； 二、实验设备 PC 机、Quartus II 13.0 开发软件、实验开发板。 三、实验任务 ◆ 设计实现在数码管上显示任意 0～9 的数字 ◆ 设计实现在 8 个数码管上依次显示数字 1、2、3、4、5、6、7、8 四、实验原理 1. LED 数码管概述 led 数码管（LED Segment Displays）是由多个发光二极管封装在一起组成“8” 字型的器件，引线已在内部连接完成，只需引出它们的各个笔划，公共电极。led 数 码管常用段数一般为 7 段（A、B、C、D、E、F、G）另加一个小数点(DP)，其内部管脚 定义如图 3.1 所示： 图 3.1 数码管内部管脚定义 led 数码管根据 LED 的接法不同分为共阴和共阳两类，数码管要正常显示，就要 用驱动电路来驱动数码管的各个段码，从而显示出我们要的数字，因此根据数码管的
EDA技术与SOPC基础实验指导书驱动方式的不同，可以分为静态式和动态式两类。静态驱动也称直流驱动。静态驱动是指每个数码管的每一个段码都由一个FPGA的I/O端口进行驱动，或者使用如BCD码二一十进制译码器译码进行驱动。静态驱动的优点是编程简单，显示亮度高，缺点是占用I/0端口多。动态驱动是将所有数码管的8个显示笔划"a,b,c,d,ef,g,dp”的同名端连在一起，另外为每个数码管的公共极COM增加位选通控制电路，位选通由各自独立的I/O线控制，当FPGA输出字形码时，所有数码管都接收到相同的字形码，但究竟是那个数码管会显示出字形，取决于FPGA对位选通COM端电路的控制，所以我们只要将需要显示的数码管的选通控制打开，该位就显示出字形，没有选通的数码管就不会亮。通过分时轮流控制各个数码管的的COM端，就使各个数码管轮流受控显示，这就是动态驱动。在轮流显示过程中，每位数码管的点亮时间为1～2mS，由于人的视觉暂留现象及发光二极管的余辉效应，尽管实际上各位数码管并非同时点亮，但只要扫描的速度足够快，给人的印象就是一组稳定的显示数据，不会有闪烁感，动态显示的效果和静态显示是一样的，能够节省大量的I/0端口，而且功耗更低。2.开发板数码管电路结构U633VSEG7powerPIN238115X8工AYO1风PIN2372BY12PIN23631CY23V34Header2HY35Y4GND!S10Y5GND一169Y6VCC7XI63V3HE3Y774LS1389
EDA 技术与 SOPC 基础实验指导书 9 驱动方式的不同，可以分为静态式和动态式两类。 静态驱动也称直流驱动。静态驱动是指每个数码管的每一个段码都由一个 FPGA 的 I/O 端口进行驱动，或者使用如 BCD 码二－十进制译码器译码进行驱动。静态驱动 的优点是编程简单，显示亮度高，缺点是占用 I/O 端口多。 动态驱动是将所有数码管的 8 个显示笔划"a,b,c,d,e,f,g,dp"的同名端连在一 起，另外为每个数码管的公共极 COM 增加位选通控制电路，位选通由各自独立的 I/O 线控制，当ＦＰＧＡ输出字形码时，所有数码管都接收到相同的字形码，但究竟是那 个数码管会显示出字形，取决于ＦＰＧＡ对位选通 COM 端电路的控制，所以我们只要 将需要显示的数码管的选通控制打开，该位就显示出字形，没有选通的数码管就不会 亮。通过分时轮流控制各个数码管的的 COM 端，就使各个数码管轮流受控显示，这就 是动态驱动。在轮流显示过程中，每位数码管的点亮时间为 1～2ms，由于人的视觉暂 留现象及发光二极管的余辉效应，尽管实际上各位数码管并非同时点亮，但只要扫描 的速度足够快，给人的印象就是一组稳定的显示数据，不会有闪烁感，动态显示的效 果和静态显示是一样的，能够节省大量的 I/O 端口，而且功耗更低。 2. 开发板数码管电路结构
EDA技术与SOPC基础实验指导书平0420-DIRVCC197SEGAPN.62OEAO18R347SEG_BFIN.S33307SEG_AOUTA1BO7SEG_CFIN.417R353307SEGBOUT4B1A216R377SEGDPIN353307SEGCOUTA3B2157SEG_EPIN26R383307SEGDOUTB3A4PN147SBG_F7R403307SEGEOUTB4A57SEGG13R413307SEGFOUTPIN2408A6BS127SEGDPPN2399R433307SEG.GOUTA7B61011R443307SEGDPB7GND74HC245GNDLoomOEnovnomX2x0x60CCLEDSEGZLED SEGZa-SSC93-S8.8.8.8PPA.8S3S3S1S2SSS1S2SA0341LED42525ooZTX47SEG_EOUT7SEG_DOUT7SEG_DP7SEG_COUT7SEG_GOUT7SEG_EOUT7SEG_DOUT7SEG_DP7SEG_COUT7SEG_GOUTX8图3.28位共阳数码管电路结构本实验中使用到的8位数码管的硬件电路结构如图5.2所示。在该图中8位数码管是由两个四位一体共阳数码管构成。为了减少I/0口的占用数量，8个数码管的选通控制开关（位选）通过一个74LS138译码器芯片来转换，即用3-8译码器来实现对选通控制信号的使能，74LS138的功能表如表3.1所示。10
EDA 技术与 SOPC 基础实验指导书 10 图 3.2 8 位共阳数码管电路结构 本实验中使用到的 8 位数码管的硬件电路结构如图 5.2 所示。在该图中 8 位数码 管是由两个四位一体共阳数码管构成。为了减少 I/O 口的占用数量，8 个数码管的选 通控制开关（位选）通过一个 74LS138 译码器芯片来转换，即用 3-8 译码器来实现对 选通控制信号的使能，74LS138 的功能表如表 3.1 所示
EDA技木与SOPC基础实验指导书表3.13-8译码器真值表DM74LS138OutputsSelectCBAY1Y2Y3Y4Y7YOY5Y6HHHHHHHH++XHHHHHHHXXHXHHHH-HHHHH<HHHHHHHHLHHHHHH一HHLHHHH人HHHHHHHHHHHLHHHHHHLHHHHHHHHHHLHHF这里的数码管的控制原理主要是通过3-8译码器实现位选控制信号的选择，例如当CBA=“000”时，此时便把第1个数码管的位选使能；当CBA=“001”时，此时便把第2个数码管的位选使能；以此类推，当CBA=“111”时，此时便把第8个数码管的位选使能.当使能数码管后，只需要往段码端口送入相应内容的字形码便可以轻松实现数字显示。当要实现动态扫描显示时，只需通过控制扫描信号相应的频率，让数码管的位选使能端在一定的时间间隔内进行循环使能有效，这样就能实现动态显示。一般扫描信号的频率设置为1KHz即可。五、实验步骤1.新建工程2.新建VerilogHDL文本3.综合4.下载11
EDA 技术与 SOPC 基础实验指导书 11 表 3.1 3-8 译码器真值表 这里的数码管的控制原理主要是通过 3-8 译码器实现位选控制信号的选择，例如 当 CBA=“000”时，此时便把第 1 个数码管的位选使能；当 CBA=“001”时，此时便把 第 2 个数码管的位选使能；以此类推，当 CBA=“111”时，此时便把第 8 个数码管的 位选使能.当使能数码管后，只需要往段码端口送入相应内容的字形码便可以轻松实现 数字显示。 当要实现动态扫描显示时，只需通过控制扫描信号相应的频率，让数码管的位选 使能端在一定的时间间隔内进行循环使能有效，这样就能实现动态显示。一般扫描信 号的频率设置为 1KHz 即可。 五、实验步骤 1. 新建工程 2. 新建 Verilog HDL 文本 3. 综合 4. 下载