当前位置：
和泉文库 >
电子与通信 > 电子科技大学：《电子设计自动化技术》课程教学资源（讲义课件）第一章 作业讲评
电子科技大学：《电子设计自动化技术》课程教学资源（讲义课件）第一章 作业讲评
第一章作业 1. Top_Down设计方法主要包括哪几个层 次？分别包含什么内容？ 2. 什么是IP核？学习VHDL与掌握IP核技 术的关系是什么？ 7. FPGA/CPLD的主要优缺点是什么？ ASIC的主要优缺点是什么？
文件格式：PDF，文件大小：254.13KB，售价：8.97元
文档详细内容（约31页）
esTc 设计中 第三章作业 5.用构造体的结构描述方式编写全加器程序,限 用以下元件:二输入与门元件(AND2)、二输入 或门元件(OR2)、二输入异或门元件(XOR2)。 6.请为例3-3完善底层元件,即编写半加器 half adder以及或门 or gate的ⅤHDL程序
设计中心 第三章作业 5. 用构造体的结构描述方式编写全加器程序，限 用以下元件：二输入与门元件(AND2)、二输入 或门元件(OR2)、二输入异或门元件(XOR2)。 6. 请为例3-3完善底层元件，即编写半加器 half_adder以及或门or_gate 的VHDL程序
esTc 设计中 什么是半加器? 什么是全加器?
设计中心 • 什么是半加器？ • 什么是全加器？
点击进入文档下载页（PDF格式）
共31页，试读已结束，阅读完整版请下载
点击购买下载（PDF）
下载及服务说明
- 购买前请先查看本文档预览页，确认内容后再进行支付；
- 如遇文件无法下载、无法访问或其它任何问题，可发送电子邮件反馈，核实后将进行文件补发或退款等其它相关操作；
- 邮箱：
