多路选择器的扩展。(自学) 4数据分路器。( Demultiplexer) 多路选择器的逆操作。从单数据源接受信 息,传送到2个可能的输出。特定输出的选择 有n条输入选择线控制。 例:1-4分路器。 rO 仔细审察发现,1-4分路器与带使能端的2 4译码器等同。对于译码器,输入为S1、S2, E为使能。对于分路器,E为数据源,S1、S2为 选择变量。两种电路完全相同,应用不同。因此 称为译码/分路器。 5.二进加法器( Binary adder) (参考书页p138-140)(p47-48) >层次化设计
➢ 多路选择器的扩展。（自学） 4． 数据分路器。（Demultiplexer） 多路选择器的逆操作。从单数据源接受信 息，传送到 2 n 个可能的输出。特定输出的选择 有 n 条输入选择线控制。 例：1－4 分路器。 仔细审察发现，1－4 分路器与带使能端的 2 －4 译码器等同。对于译码器，输入为 S1、S2， E 为使能。对于分路器，E 为数据源，S1、S2为 选择变量。两种电路完全相同，应用不同。因此 称为译码/分路器。 5． 二进加法器（Binary Adder） （ 参考书页 p138－140）（p47－48） ➢ 层次化设计。 E 0 S0 0 S1 0 D3 0 D2 0 D1 0 D0 0
半加器:完成二个位的加法。(不包括进位)。 全加器:完成三个位的加法(包括进位)。 两个半加器完成一个全加。 >半加器 输入 输出 X Y c S 00 0 S=XY+XY=X⊕Y C=XY 全加器 输入 输出 XYZ C S 001 011 100 0 101 10
半加器：完成二个位的加法。（不包括进位）。 全加器：完成三个位的加法（包括进位）。 两个半加器完成一个全加。 ➢ 半加器 S = XY + XY = X⊕Y C = XY ➢ 全加器 输入 X Y 输出 C S 0 0 0 1 1 0 1 1 0 0 0 1 0 1 1 0 输入 X Y Z 输出 C S 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 1 1 0 0 1 1 0 1 0 1 1 C S Y X
经卡诺图化简得 S=(X】)⊕z C=Xr+Z(Xen) C 脉动(串行)进位多位加法器 ( Binary ripple carry adder) 13 B2 a BI A Bo A C C FA FA FA FA 电路特点:简单。层次化设计的优点。用标 准方法需九位输入的真值表。 电路缺点:延时大(2n+2(加延时))。 超前进位(并行)加法器 ( Carry Lookahead Adder) 提高速度思路:延时主要由进位产生,当输
经卡诺图化简得： S = ( X ⊕Y )⊕Z C = XY + Z( X ⊕Y ) ➢ 脉动（串行）进位多位加法器 （Binary Ripple Carry Adder） 电路特点：简单。层次化设计的优点。用标 准方法需九位输入的真值表。 电路缺点：延时大（2n＋2（加延时））。 ➢ 超前进位（并行）加法器 （Carry Lookahead Adder） 提高速度思路：延时主要由进位产生，当输 Z Y X C S FA FA FA FA B1 A1 B0 A0 C4 C3 C2 C1 S3 S2 S1 S0 C0 B3 A3 B2 A2