3.D触发器D触发器是一种边沿触发器。74LS74中有两个相互独立的上升沿D触发器，逻辑符号如图4-3所示。D触发器广泛应用于数据锁存、控制电路中，是组成移位、计数和分频电路的基本逻辑单元，它的特性方程是Qn+1=D三．实验内容及步骤1.基本RS触发器将门电路连接成基本RS触发器，输入端R、S分别接学习机逻辑开关，输出端Q、Q分别接电平显示器。改变输入端状态，测试并记录结果于表4一1。（实验选用的门电路为四2输入与非门74LS00。）表4-1ISQ0R输出状态111001002.D触发器实验选用双D触发器74LS74，其引脚功能如图4一4所示。（1）测试异步置位端S，和异步复位端R，的功能将D、S。、R，端分别接逻辑开关Ko、K1、国国国日日日区Ucc2R。2D2CP2,2Q20K2，CP端接单脉冲输出，O、O端接电平显示器LI、74LS74L2。按表4一2要求，在S，、R，作用期间改变D和IR,ID1CP 1S,1Q1Q GNDCP的状态，测试并记录S，和R对输出状态的控制图图4E67作用。图4-474LS74引脚图表4-20DS,R,QCPX+01xX10（2）测试D触发器的逻辑功能改变D的状态，并用S，和R，端对触发器进行异步置位或复位。按表4一3要求，测
3．D 触发器 D 触发器是一种边沿触发器。74LS74 中有两个相互独立的上升沿 D 触发器，逻辑符 号如图 4－3 所示。 D 触发器广泛应用于数据锁存、控制电路中，是组成移位、计数和分频电路的基本逻 辑单元，它的特性方程是 Qn+1＝D 三．实验内容及步骤 1．基本 RS 触发器 将门电路连接成基本 RS 触发器，输入端 R 、 S 分别接学习机逻辑开关，输出端 Q 、 Q 分别接电平显示器。改变输入端状态，测试并记录结果于表 4－1。(实验选用的门电路为 四 2 输入与非门 74LS00。) 表 4－1 R S Q Q 输出状态 1 1 0 0 1 0 1 0 2．D 触发器 实验选用双 D 触发器 74LS74，其引脚功能如图 4－4 所示。 （1）测试异步置位端 S D 和异步复位端 RD 的功能 将 D、 S D 、 RD 端分别接逻辑开关 K0、K1、 K2，CP 端接单脉冲输出， Q 、Q 端接电平显示器 L1、 L2。按表 4－2 要求，在 S D 、RD 作用期间改变 D 和 CP 的状态，测试并记录 S D 和 RD 对输出状态的控制 作用。 表 4－2 D CP S D RD Q Q × × 0 1 × × 1 0 （2）测试 D 触发器的逻辑功能 改变 D 的状态，并用 S D 和 RD 端对触发器进行异步置位或复位。按表 4－3 要求，测 74LS74 14 1 2 3 4 5 6 7 13 12 11 10 9 8 1D 1CP 1Q GND Ucc 2 R D 2D 2CP 2Q 2Q 1RD 1 D S 1Q 图 4-4 74LS74引脚图 D 2S
试其逻辑功能，并在表中记录结果。表 4-3Q+!Q"DCP01010→10110→1（3）将D触发器接成T触发器将D输入端和Q端相连构成T触发器，CP端接学习机IKHz连续脉冲，用二踪示波器同时显示CP端和O端的波形并记录。3.JK触发器实验选用双JK触发器74LS76，其引脚功能如图4一5所示。（1）将J、K端和S，、R，端分别接逻辑开关，CP端接单脉冲输出端，Q、Q端接电平显示电路。按表4一4要求，测试并记录S。R，对输出端状态的控制作用。表4-4中国国国国日gIK1Q10GND2K2Q202JS,QQCPKR,J74LS760XxX1ICP 13, 1K, 1J VDD2CP 25, 2R,十X+0102图4678图4-574LS76引脚图（2）测试JK触发器的逻辑功能改变J、K状态，并用S。和R。端对触发器进行异步置位或复位。按表4一5要求测试其逻辑功能，并在表中记录结果。（3）将JK触发器接成T触发器将J、K端连接并置“1”，接成T触发器。CP端输入1KHz连续脉冲，用双踪示波器同时显示CP端和O端的波形并记录。*4.D触发器和JK触发器间的相互转换（1）将JK触发器转换成D触发器，并验证其逻辑功能。参考电路见图4一6。（2）将D触发器转换成JK触发器，并验证其逻辑功能。参考电路见图4一7
试其逻辑功能，并在表中记录结果。 表 4－3 D CP n Q n1 Q 0 ↑ 0 1 ↓ 0 1 1 ↑ 0 1 ↓ 0 1 （3）将 D 触发器接成 Tˊ触发器 将 D 输入端和 Q 端相连构成 Tˊ触发器，CP 端接学习机 1KHz 连续脉冲，用二踪示 波器同时显示 CP 端和 Q 端的波形并记录。 3．JK 触发器 实验选用双 JK 触发器 74LS76，其引脚功能如图 4－5 所示。 （1）将 J、K 端和 S D 、RD 端分别接逻辑开关，CP 端接单脉冲输出端， Q 、Q 端接 电平显示电路。按表 4－4 要求，测试并记录 S D 、 RD 对输出端状态的控制作用。 表 4－4 CP J K S D RD Q Q × × × 1 0 × × × 0 1 （2）测试 JK 触发器的逻辑功能 改变 J、K 状态，并用 S D 和 RD 端对触发器进行异步置位或复位。按表 4－5 要求， 测试其逻辑功能，并在表中记录结果。 （3）将 JK 触发器接成 Tˊ触发器 将 J、K 端连接并置“1”，接成 Tˊ触发器。CP 端输入 1KHz 连续脉冲，用双踪示波 器同时显示 CP 端和 Q 端的波形并记录。 *4．D 触发器和 JK 触发器间的相互转换 （1）将 JK 触发器转换成 D 触发器，并验证其逻辑功能。参考电路见图 4－6。 （2）将 D 触发器转换成 JK 触发器，并验证其逻辑功能。参考电路见图 4－7。 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 VDD 74LS76 1Q 2Q 2 2SD R D 2Q 1 1SD RD 1Q 1J 1K GND 2K 2J 图 4-5 74LS76引脚图 1CP 2CP