电子线路实验（数字电路部分）汕头大学物理系电子学方法实验室2017年元月
电子线路实验 (数字电路部分) 汕头大学物理系电子学方法实验室 2017 年元月
目录实验一集成逻辑门电路.实验二数字集成电路接口实验实验三加法器和译码显示电路.10触发器实验四.15实验五数据选择器.20计数器实验六.26实验七移位寄存器.33实验八.38脉冲信号发生器实验九40555定时器及应用实验十44增益自动切换的电压放大电路
目录 实验一 集成逻辑门电路 .3 实验二 数字集成电路接口实验 .7 实验三 加法器和译码显示电路 .10 实验四 触发器.15 实验五 数据选择器 .20 实验六 计数器.26 实验七 移位寄存器 .33 实验八 脉冲信号发生器 .38 实验九 555 定时器及应用 .40 实验十 增益自动切换的电压放大电路.44
实验一集成逻辑门电路一。实验目的1.掌握CMOS及TTL门电路逻辑功能的测试方法。2.了解与非门主要电气特性的测试方法。3.熟悉三态门的逻辑功能及特点。二：实验原理1.本实验使用三种集成块：CMOS与非门CD4012，TTL与非门74LS20和三态门74LS125它们的引脚排列如图1一1所示。YSMA尚43200984国20098D-GNDGND02图4567034日6#(c)74LS125(a)CD4012(b)74LS20图1-1CD4012、74LS20、74LS123引脚排列由图可见74LS20和CD4012两种集成块的内部均有两个与非门，74LS125有四个三态门。它们的共同之处是管脚排列顺序相同，即以左边缺口为标志，管脚号从左下角开始逆时针方向按顺序排列。集成块的第7脚接地，第14脚接电源Vcc或VDD。做实验前将集成块缺口标志向左插到实验板上，然后按电路要求进行连线，注意CMOS电路输入端不能悬空。接通电源前应该检查连线是否有误，以防集成块通电后被烧坏。2.TTL与非门的主要参数（1）输出电平门电路输出为逻辑状态“1”时的电平VoH。门电路输出为逻辑状态“O”时的电平VoL。（2）输入电流门电路输入为高电平时的输入电流Im。门电路输入为低电平时的输入电流IL。（3）电源电流与非门工作时向电源索取的电流为电源电流。在手册中只给出与非门输出为低电平时的电源电流(用IccL表示)。（4）开门电平在与非门输出为额定低电平时，输入信号电平的最小值为VoN，当V>Von时Vo=VoL。（5）关门电平在与非门输出为额定高电平的0.9倍时，输入信号电平的最大值为VoFF，当V1<VoFF
14 1 2 3 4 5 6 7 13 12 11 10 9 8 GND VDD 14 1 2 3 4 5 6 7 13 12 11 10 9 8 GND VCC 14 1 2 3 4 5 6 7 13 12 11 10 9 8 VCC 4C 1C 1A 1Y 2C 2A 2Y GND 4A 4Y 3C 3A 3Y (a)CD4012 (b)74LS20 (c)74LS125 实验一 集成逻辑门电路 一．实验目的 1．掌握 CMOS 及 TTL 门电路逻辑功能的测试方法。 2．了解与非门主要电气特性的测试方法。 3．熟悉三态门的逻辑功能及特点。 二．实验原理 1．本实验使用三种集成块：CMOS 与非门 CD4012，TTL 与非门 74LS20 和三态门 74LS125 它们的引脚排列如图 1－1 所示。 图 1-1 CD4012、74LS20、74LS123 引脚排列 由图可见 74LS20 和 CD4012 两种集成块的内部均有两个与非门，74LS125 有四个三 态门。它们的共同之处是管脚排列顺序相同，即以左边缺口为标志，管脚号从左下角开始逆 时针方向按顺序排列。集成块的第 7 脚接地，第 14 脚接电源 VCC或 VDD。 做实验前将集成块缺口标志向左插到实验板上，然后按电路要求进行连线，注意 CMOS 电路输入端不能悬空。接通电源前应该检查连线是否有误，以防集成块通电后被烧 坏。 2．TTL 与非门的主要参数 （1）输出电平 门电路输出为逻辑状态“1”时的电平 VOH。 门电路输出为逻辑状态“0”时的电平 VOL。 （2）输入电流 门电路输入为高电平时的输入电流 IIH。 门电路输入为低电平时的输入电流 IIL。 （3）电源电流 与非门工作时向电源索取的电流为电源电流。在手册中只给出与非门输出为低电平时 的电源电流(用 ICCL表示)。 （4）开门电平 在与非门输出为额定低电平时，输入信号电平的最小值为 VON，当 V1>VON时 VO=VOL。 （5）关门电平 在与非门输出为额定高电平的 0.9 倍时，输入信号电平的最大值为 VOFF，当 V1<VOFF
时Vo-VoH。其他参数在这里不再列举，使用时可查阅有关资料。三实验内容及步骤1.CMOS及TTL与非门逻辑功能测试（1）将CMOS与非门输入端A、B、C分别接到三个逻辑开关Ko、KI、K2，输入端D接高电平，输出端Y接到电平显示电路。电路如图1一2所示。根据表1一1所列的输入变量取值组合测试并记录对应的输出状态。+5v表 1-1输入输出cYBcYBAA000001011图1-2与非门逻辑功能测试电路1/1（2）将图1一2中与非门的输入端D通过电阻R接地，其它各输入端同前，如图1一3所示。按表1一2要求分别测试并记录R=30KQ和200Q时对应输入变量取值的输出状态。表1-2输入输出YABcR=30KQR=200Q00000101111图1-3与非门输入负载特性测试电路（3）将图1一3所示电路中的CMOS与非门CD4012换成TTL与非门LS20（注意引脚排列不同，不要接错）。仍按表1一2要求测试并记录输出状态。（4）观察与非门对脉冲的控制作用。电路如图1一4所示。用示波器观察Y的波形。将与非门的一个输入端接连续脉冲信号（学习机1KHz脉冲源），其余输入端接逻+5v辑开关K。当逻辑开关K置“1”和置“0”时，记录输入、输出波形于表1一3。表 1-3Y1“0输入波形输出波形K的状态1图1-4测试与非门对脉冲信号的制作用0
时 VO=VOH。 其他参数在这里不再列举，使用时可查阅有关资料。 三．实验内容及步骤 1．CMOS 及 TTL 与非门逻辑功能测试 （1）将 CMOS 与非门输入端 A、B、C 分别接到三个逻辑开关 K0、K1、K2，输入端 D 接高电平，输出端 Y 接到电平显示电路。电路如图 1－2 所示。根据表 1－1 所列的输入 变量取值组合测试并记录对应的输出状态。 表 1－1 （2）将图 1－2 中与非门的输入端 D 通过电阻 R 接地，其它各输入端同前，如图 1 －3 所示。按表 1－2 要求分别测试并记录 R＝30KΩ和 200Ω时对应输入变量取值的输出状 态。 表 1－2 （3）将图 1－3 所示电路中的 CMOS 与非门 CD4012 换成 TTL 与非门 LS20（注意引脚 排列不同，不要接错）。仍按表 1－2 要求测试并记录输出状态。 （4）观察与非门对脉冲的控制作用。电路如图 1－4 所示。用示波器观察 Y 的波形。 将与非门的一个输入端接连续脉冲信号 （学习机 1KHz 脉冲源），其余输入端接逻 辑开关 K。当逻辑开关 K 置“1”和置“0” 时，记录输入、输出波形于表 1－3。 表 1－3 输入 输出 A B C Y 0 0 0 1 0 1 1 1 0 0 1 1 输入 输出 Y A B C R=30KΩ R=200Ω 0 0 0 1 0 1 1 1 0 0 1 1 输入波形 K 的状态 输出波形 1 0 +5v C B A Y 图 1-2 与非门逻辑功能测试电路 D +5v C B R Y 图 1-3 与非门输入负载特性测试电路 D A +5v Y 图 1-4 测试与非门对脉冲信号的制作用 “1” “0” K A B C
2.测试TTL与非门的主要参数（1）低电平输入电流IL和空载导通电源电流IccL的测试。接线如图1一5所示。记录实验结果。（2）TTL门电路的转移特性测试。接线如图1一6所示。在表1一4中记录实验结果。+5v+5v+5vmA?IKQVaVimA(b)Icc测试电路(a)I,测试电路图1-5与非门参数测试电路图1-6与非门转移特性测试电路表1-40.51.21.31.51.61.82Vi (v)1.413V。 (vV)3.三态门逻辑功能的测试（1）将三态门74LS125插入面包板，接线电路如图1一7所示。根据表1一5用示波器进行测试并记录实验结果。表 1-5接逻AYC(控制)A(输入)Y(输出)辑00开01关1011图1-7三态门逻辑功能测试（2）将三态门74LS125和与非门74LS20按图1-8所示电路相连接，按表1-6要求进行测试并记录实验结果。表1-6.YCBYA接接00逻电01舞平0I0显关示1100011011图1-8三态门控制电路逻辑功能测试
2．测试 TTL 与非门的主要参数 （1）低电平输入电流 IIL和空载导通电源电流 ICCL的测试。接线如图 1－5 所示。记录 实验结果。 （2）TTL 门电路的转移特性测试。接线如图 1－6 所示。在表 1－4 中记录实验结果。 表 1－4 Vi (V) 0.5 1 1.2 1.3 1.4 1.5 1.6 1.8 2 3 Vo (V) 3．三态门逻辑功能的测试 （1）将三态门 74LS125 插入面包板，接线电路如图 1－7 所示。根据表 1－5 用示波器 进行测试并记录实验结果。 表 1－5 （2）将三态门 74LS125 和与非门 74LS20 按图 1－8 所示电路相连接，按表 1－6 要求 进行测试并记录实验结果。 表 1－6 C (控制) A (输入) Y (输出) 0 0 1 1 0 1 0 1 C A B Y 0 0 0 1 1 0 1 0 1 1 0 0 1 1 0 1 0 1 +5v 悬 空 Y mA +5v 悬 空 Y +5v Y mA 1KΩ + Vi - + Vo - (a) I IL测试电路 (b) ICCL测试电路 图 1-5 与非门参数测试电路 图 1-6 与非门转移特性测试电路 Y C A 接 逻 辑 开 关 图 1-7 三态门逻辑功能测试 Y “1” A C B 接 逻 辑 开 关 接 电 平 显 示 图 1-8 三态门控制电路逻辑功能测试