第幸大舰接可编程逻搠器件 同样,阵列单元中下面的或项输岀由选择电路控制,可直 接送到本单元第2级或门的输入端,也可馈送到相邻的前一个 阵列单元中的第2级或门输入端,使本单元不用的或项放到另 单元中发挥其作用。因而每个逻辑阵列单元又可共享相邻单 元中的乘积项,使每个阵列可具有4、8、12和16四种组合的积 项和输出,甚至本单元中的两个或项都可用于相邻的两个单元 中。这样,既提高了器件内部各单元的利用率,又可实现更为 复杂的逻辑功能。以这种逻辑单元结构实现的EPLD有 Actel公 司的EP512器件等
第2章 大规模可编程逻辑器件 同样，阵列单元中下面的或项输出由选择电路控制，可直 接送到本单元第2级或门的输入端，也可馈送到相邻的前一个 阵列单元中的第2级或门输入端，使本单元不用的或项放到另 一单元中发挥其作用。因而每个逻辑阵列单元又可共享相邻单 元中的乘积项，使每个阵列可具有4、8、12和16四种组合的积 项和输出，甚至本单元中的两个或项都可用于相邻的两个单元 中。这样，既提高了器件内部各单元的利用率，又可实现更为 复杂的逻辑功能。以这种逻辑单元结构实现的EPLD有Actel公 司的EP512器件等
第幸大舰接可编程逻搠器件 去下一个宏单元下一宏单元来同步时钟 输出允许 地极性选择 VO □L选择 积项电路 Q」输出 选择 的异步时钟 时钟选择 双反馈 去前一宏单元前一宏单元来 输入端IO端宏单元反馈 图23具有两个固定积项和输出的结构图
第2章 大规模可编程逻辑器件 图2.3 具有两个固定积项和输出的结构图 VO Q P 4 4 输入端 I/O端 宏单元反馈 去前一宏单元 前一宏单元来 选 择 输 出 双反馈 时钟选择 异步时钟 电 路 选择 积 项 极性选择 去下一个宏单元 下一宏单元来同步时钟 输出允许 ·· ··· · ·· · ·· · ·· ·
第幸大舰接可编程逻搠器件 在 Atmel公司的ATV750等器件结构调整中,每个逻辑单元 中也含有两个或项,但不同单元中构成或项的积项数却不同, 它是分别由4、5、6、7和8个乘积项输入到两个或门所组成的 5对阵列单元构成的组合阵列。每个单元中的两个或项输出通 过输岀逻辑模块中的选择电路控制,可实现各自独立的输出, 也可将两个或项再“线或”起来实现功能更为复杂的组合逻辑 输出,但各个阵列单元中的或项不能为相邻的阵列单元所共享
第2章 大规模可编程逻辑器件 在Atmel公司的ATV750等器件结构调整中，每个逻辑单元 中也含有两个或项，但不同单元中构成或项的积项数却不同， 它是分别由4、5、6、7和8个乘积项输入到两个或门所组成的 ５对阵列单元构成的组合阵列。每个单元中的两个或项输出通 过输出逻辑模块中的选择电路控制，可实现各自独立的输出， 也可将两个或项再“线或”起来实现功能更为复杂的组合逻辑 输出，但各个阵列单元中的或项不能为相邻的阵列单元所共享
第幸大舰接可编程逻搠器件 3)功能更多、结构更复杂的逻辑阵列单元 随着集成规模和工艺水平的提高,出现了大批结构复杂、 功能更多的逻辑阵列单元形式。如 Altera公司的EP1810器件采 用了全局总线和局部总线相结合的可编程逻辑宏单元结构:采 用多阵列矩阵(MAX- multiple array matrix)结构的大规模 CPLD器件,如 Altera公司的EPM系列和 Atmel公司的ATV5000 系列器件;采用通用互连矩阵(UIM_ Universal interconnect Matiⅸx)及双重逻辑功能块结构的逻辑阵列单元,如Xinx公司 的XC7000和XC9500系列产品
第2章 大规模可编程逻辑器件 3) 功能更多、结构更复杂的逻辑阵列单元 随着集成规模和工艺水平的提高，出现了大批结构复杂、 功能更多的逻辑阵列单元形式。如Altera公司的EP1810器件采 用了全局总线和局部总线相结合的可编程逻辑宏单元结构：采 用多阵列矩阵(MAX—Multiple Array Matrix)结构的大规模 CPLD器件，如Altera公司的EPM系列和Atmel公司的ATV5000 系列器件；采用通用互连矩阵(UIM—Universal Interconnect Matrix)及双重逻辑功能块结构的逻辑阵列单元，如Xilinx公司 的XC7000和XC9500系列产品
第幸大舰接可编程逻搠器件 2.ⅣO控制模块 CPLD中的IO控制模块,根据器件的类型和功能不同,可有 各种不同的结构形式,但基本上每个模块都由输出极性转换电 路、触发器和输出三态缓冲器三部分及与它们相关的选择电路 所组成。下面介绍在CPLD中广泛釆用的几种IO控制模块。 1)与PAL器件相兼容的IO模块 如图2.4所示,可编程逻辑阵列中每个逻辑阵列逻辑单元的 输出都通过一个独立的O控制模块接到IO端,通过IO控制模 块的选择实现不同的输岀方式。根据编程选择,各模块可实现 组合逻辑输出和寄存器输出方式
第2章 大规模可编程逻辑器件 2. I/O控制模块 CPLD中的I/O控制模块，根据器件的类型和功能不同，可有 各种不同的结构形式，但基本上每个模块都由输出极性转换电 路、触发器和输出三态缓冲器三部分及与它们相关的选择电路 所组成。下面介绍在CPLD中广泛采用的几种I/O控制模块。 1) 与PAL器件相兼容的I/O模块 如图2.4所示，可编程逻辑阵列中每个逻辑阵列逻辑单元的 输出都通过一个独立的I/O控制模块接到I/O端，通过I/O控制模 块的选择实现不同的输出方式。根据编程选择，各模块可实现 组合逻辑输出和寄存器输出方式