136TTL集成门电路 13.7其它类型的TTL门电路 138组合逻辑电路的分析 13.9组合逻辑电路的设计 13.10集成组合逻辑电路 清华大学电机系唐庆玉编 1997年9月30日
第13章 组合逻辑电路 13.6 TTL集成门电路 13.7 其它类型的TTL门电路 13.8 组合逻辑电路的分析 13.9 组合逻辑电路的设计 13.10 集成组合逻辑电路 千岛湖风光 清华大学电机系唐庆玉1997年制作 如发现有人剽窃必定追究！ 千岛湖画面属唐庆玉个人创 作，青山緑水蓝天白云，剽 窃必究 清华大学电机系唐庆玉编 1997年9月30日
集成门电路 TTL (Transistor-Transistor Logic 集双极型 Integrated Circuit, TTL) 成 ECL 电 PMOS 路Mo型( Metal-0xide NMOS Semi conductor, MOS) CMOS TTL一晶体管-晶体管逻辑集成电路 MOS一金属氧化物半导体场效应管集成电路
TTL — 晶体管-晶体管逻辑集成电路 集成门电路 集 成 门 电 路 双极型 TTL (Transistor-Transistor Logic Integrated Circuit , TTL) ECL NMOS CMOS PMOS MOS型（Metal-OxideSemiconductor，MOS） MOS — 金属氧化物半导体场效应管集成电路
13.6TTL集成门电路 136.1TTL与非门的基本原理 +5V R 3k N 3 2 BO R F 5F=A·B.C R T1:多发射极晶体管 TTL与非门的内部结构
F = ABC 13.6.1 TTL与非门的基本原理 TTL与非门的内部结构 +5V F R2 R4 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c A 1 B C T1 :多发射极晶体管 13.6 TTL集成门电路 N N P
1.任一输入为低电平(0.3V)时 不足以让 +5V R 导通 3k R A B R F ∈个P结 0 学通需2, T2、T截止 L,25uM3y高电平!
1. 任一输入为低电平（0.3V）时 “0” 1V 不足以让 T2、 T5导通 三个PN结 导通需2.1V +5V F R2 R4 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c A 1 B C T2、T5截止 uo uo=5-uR2 -ube3 -ube43.4V 高电平！ N N P
2.输入全为高电平(3.4V)时或输入全甩空 电位被嵌 在2v 0+5V R R 3k 2 全反偏 “1”「Ao KT 截止 T2、T饱和(全导通 T4=0.3V 导通 输出低电平 输入甩空,相当于输入“1
+5V F R2 R4 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c A 1 B C “1” 全导通 电位被嵌 在2.1V 全反偏 1V 截止 2. 输入全为高电平（3.4V）时或输入全甩空 T2、T5饱和 导通 uo =0.3V 输出低电平 输入甩空，相当于输入“1” N N P