esTc 设计中 频率计主要模块 The following blocks are used in the design 一HEX2 LED -LED七段码显示转换模块(HDE) CNT BCD-4位十进制BCD计数器模块(BDE) (包含AND2和CNT4b俩子模块) CONTROL-频率计控制模块(FSM) Top frqm-顶层设计(BDE)
设计中心 频率计主要模块 • The following blocks are used in the design: – HEX2LED - LED七段码显示转换模块（HDE） – CNT_BCD - 4位十进制BCD计数器模块（BDE） (包含 AND2和 CNT_4b俩子模块) – CONTROL - 频率计控制模块（FSM） – Top_frqm - 顶层设计（BDE）
UesTC 设计中 BDE New Source File Wizard-Language Choose the language that will be generated from the block diagram. This can be changed from the Block Diagram Editor if required CEDIE WH C Verilog 上一步0)下一步四 取消 EDIF (Electronic Data Interchange Format)
设计中心 BDE • EDIF(Electronic Data Interchange Format)
esTc 设计中 38创建顶层框图 Top frqm The completed Top frqm block diagram should look like this HEX(: D LED(6: D F INPUTD U1 HEX③30)LED60) DLED B(6.0) F_PATTERND+_PATTERN BCD_A(3: 0) CLK BCD_A( HEXZLED BCD_B(3:0) GATE B CD_ B(: 0 RESETDRESET GATE川 GATE BCD C(3: 0 B CD_C(: D) HEX(: D)LED(6: 0) DLED C(6: 0) START D START END RESET END RESET BCD D(3: 0 RESET BCD_D( D HEXZLED CONTROL CNT BCD HEX③30)LED00) DLED D(6:0) HEXZLED Please save the diagram, close it, drag it to the Functional folder in the design Browser and reopen it
设计中心 3.8 创建顶层框图Top_frqm • The completed Top_frqm block diagram should look like this: • Please save the diagram, close it, drag it to the Functional folder in the Design Browser and reopen it
esTc 设计中 设计内容 1.HEX2 LED -LEDL段码显示转换模(HDE 2. CNT BCD-4位1进能BCD计数器模(BDE) (包含AND2和CNT45/子模块) 3. Top frqm-顶层设计(BDE) 4. CONTROL频率计控制模块(选学) (FSM)
设计中心 1. HEX2LED - LED七段码显示转换模(HDE) 2. CNT_BCD - 4位十进制BCD计数器模（BDE） (包含 AND2和 CNT_4b俩子模块) 3. Top_frqm - 顶层设计（BDE） 4. CONTROL - 频率计控制模块（选学） （FSM） 设计内容