国基本内容 第5章BDH实验开发系统 CONI CON2 2 TCK GND VCC GND TDO VCC CLOCK9|。。 CLOCK10 TMS OSta TDI PIOO ooooooo SELO CLOCK7 clOCK 8 CLOCK50 o CLOCK6 J3B/J3A GND CLOCK3 00CLOCK4 CLOCK CLOCK2 TCK SPEAKER o CLOCKO O OGND PIO1 PIO2 PIO VCC GND TDO VCC PIO4 PIOS P1O48 P1049 TMS SELO P106 Oo PIO7 P1046 口 P1047 PIO8 OO PIO9 P1044o o PIO45 nStA SEL I PIO10 OO PIO11 PIO42 oo P1O43 TDI P1O40 OO GND PIO12 o P1O13 P104 PIO14 o P1O15 P0O38a。Po39 PIO16 PIO17 PIO36 P1037 在线编程座 PIo18 o P1O19 PO34。。P0O35 PIO20。PIO21 PIO32 P1O33 PI022 o P1023 Po30。。Po3 P1024OOPIO25 PIO2800P1O29 GND 39 VCC P1026 PI027 目标板插座 目标板插座 图52GW48系统目标板插座引脚信号图
第5章 EDA实验开发系统 图5.2 GW48系统目标板插座引脚信号图 2 VCC CLOCK3 CLOCK5 CLOCK7 CLOCK9 CLOCK1 PIO48 VCC PIO46 PIO44 PIO42 PIO40 PIO38 PIO36 PIO34 PIO32 PIO30 PIO28 PIO26 SPEAKER PIO31 PIO29 PIO27 PIO33 GND PIO35 PIO37 PIO39 PIO41 PIO43 PIO45 PIO47 PIO49 CLOCK8 GND CLOCK6 CLOCK0 CLOCK2 CLOCK4 CLOCK10 在线编程座 J3B/J3A VCC SEL0 SEL1 GND GND T DI nST A T DO T MS T CK CON1 CON2 目标板插座1 目标板插座2 39 40 39 40 GND VCC SEL0 SEL1 GND 1 2 T CK T DO T MS nST A T DI GND VCC PIO7 PIO5 PIO3 PIO1 PIO9 PIO25 PIO23 PIO21 PIO19 PIO17 PIO15 PIO13 PIO10 PIO11 PIO2 PIO4 PIO6 PIO8 PIO12 PIO14 PIO16 PIO18 PIO20 PIO22 PIO24 PIO0 1
国基本内容 第5章BDH实验开发系统 BLI BL BL3 BL4 BL5 实验信号、接口信 接口信 ISpLSI 源发生 矢量转 ispl 矢量转换输出显 块 模块 模块 模块 bL6 接口方l信号源选择控制 IO接口信息交换通道 式与接 口信息信息矢量通道 矢量总 BLy 控制模接口控制信息 实验与接 口方式选 块 择器 信息显示方式控制 图53GW48实验开发系统功能结构图
第5章 EDA实验开发系统 图5.3 GW48实验开发系统功能结构图 择 器 实验与接 口方式选 I/O接口信息交换通道 信息显示方式控制 接口控制信息 信息矢量通道 信号源选择控制 矢量转换 接口信息 示模块 输出显 ispLSI ispLSI BL7 模 块 BL2 BL3 BL5 接口方 式与接 口信息 矢量总 控制模 块 BL6 模 块 矢量转换 接口信息 BL4 块 源发生模 实验信号 BL1
国基本内容 第5章BDH实验开发系统 (1)BLl:实验或开发所需的各类基本信号发生模块。其中 包括最多8通道的单次脉冲信号发生器、高低电平信号发生器、 BCD码或8421码(十六进制)信号发生器。所有这些信号的发生主 要由BL6主控单元产生,并受控于系统板上的8个控制键。 (2)BL5:CPLD/FPGA输出信息显示模块,其中包括直通 非译码显示、BCD码7段译码显示、8421码7段译码显示、两组8 位发光管显示、十六进制输入信号显示指示、声响信号指示等 同样,所有这些显示形式及形式的变换皆由BL6转换和独立控制
第5章 EDA实验开发系统 (1) BL1：实验或开发所需的各类基本信号发生模块。其中 包括最多8通道的单次脉冲信号发生器、高低电平信号发生器、 BCD码或8421码(十六进制)信号发生器。所有这些信号的发生主 要由BL6主控单元产生，并受控于系统板上的8个控制键。 (2) ＢL5：CPLD/FPGA输出信息显示模块，其中包括直通 非译码显示、BCD码7段译码显示、8421码7段译码显示、两组8 位发光管显示、十六进制输入信号显示指示、声响信号指示等。 同样，所有这些显示形式及形式的变换皆由BL6转换和独立控制
国基本内容 第5章BDH实验开发系统 (3)在BL6的监控程序中安排了多达11种形式各异的信息 矢量分布,即"电路重构软配置"。由此可见,虽然GW48系统 从硬件结构上看,是一个完全固定下来的实验系统,但其功能 结构却等同于11套接口迥异的实验系统(参见第52节) (4)BL3:此模块主要是由一目标芯片适配座以及上面的 CPLD/FPGA目标芯片和编程下载电路构成。通过更换插有不 同型号目标器件的目标板,就能对多种目标芯片进行实验
第5章 EDA实验开发系统 (3) 在BL6的监控程序中安排了多达11种形式各异的信息 矢量分布，即"电路重构软配置"。由此可见，虽然GW48系统 从硬件结构上看，是一个完全固定下来的实验系统，但其功能 结构却等同于11套接口迥异的实验系统(参见第5.2节)。 (4) BL3：此模块主要是由一目标芯片适配座以及上面的 CPLD/FPGA目标芯片和编程下载电路构成。通过更换插有不 同型号目标器件的目标板，就能对多种目标芯片进行实验
国基本内容 第5章BDH实验开发系统 (5)BL6使GW48系统的应用结构灵活多变。实际应用中, 该模块自动读取BL7的选择信息,以确定信息矢量分布。实验 前,可根据实验类型,以及所需的 CPLD/FPGA目标芯片的I/O 接口位置,从15张实验电路结构图(第52节找到相适应的实验 系统功能结构,并将该图的编号键入BL7,系统即进入了所需 要的接口和实验模式
第5章 EDA实验开发系统 (5) BL6使GW48系统的应用结构灵活多变。实际应用中， 该模块自动读取BL7的选择信息，以确定信息矢量分布。实验 前，可根据实验类型，以及所需的CPLD/FPGA目标芯片的I/O 接口位置，从15张实验电路结构图(第5.2节)找到相适应的实验 系统功能结构，并将该图的编号键入BL7，系统即进入了所需 要的接口和实验模式