扇出端的负载等于每个输入端的栅电容之 和: HOut ∑C2(l) 在电路设计中,如果一个反相器的扇出为 N,即Fot=N。其驱动能力应提高N倍,才 能获得与其驱动一级门相同的延迟时间 否则它的上升及下降时间都会下降N倍。 2021/2/21 16
2021/2/21 16 扇出端的负载等于每个输入端的栅电容之 和： 在电路设计中， 如果一个反相器的扇出为 N，即Fout=N。其驱动能力应提高N倍，才 能获得与其驱动一级门相同的延迟时间。 否则它的上升及下降时间都会下降N倍。 = = Fout i l g C C i 1 ( )
四、大电容负载驱动电路 问题:一个门驱动非常大的负载时,会引起延 迟的增大。由于外部电容比芯片内部标准门栅 电容可能要大几个数量级。要想在允许的门延 迟时间内驱动大电容负载,只有提高=k( 即增大W,将使栅面积L×W增大,管子的输入 电容(即栅电容)Cg也随之增大,它相对于 前一级又是一个大电容负载。如何解决这一问 题呢? Mead和 Conway论证了用逐级放大反相器构成 的驱动电路可有效地解决驱动大电容负载问题。 2021/2/21
2021/2/21 17 四、大电容负载驱动电路 • 问题：一个门驱动非常大的负载时，会引起延 迟的增大。由于外部电容比芯片内部标准门栅 电容可能要大几个数量级。要想在允许的门延 迟时间内驱动大电容负载，只有提高 ， 即增大W，将使栅面积LW增大，管子的输入 电容（即栅电容）Cg也随之增大，它相对于 前一级又是一个大电容负载。如何解决这一问 题呢？ • Mead和Conway论证了用逐级放大反相器构成 的驱动电路可有效地解决驱动大电容负载问题。 ( ) L W = K
例如:设一个标准反相器: =9 C1=81 C∝W=3 C,=81 C,81 27(倍) 3 g 如果不增加反相器的驱动能力,其延迟时间 将增大27倍。 2021/2/21 18
2021/2/21 18 例如：设一个标准反相器： 如果不增加反相器的驱动能力，其延迟时间 将增大27倍。 Cl = 81 3 1 1 3 Vi Vd d 负 驱 R = R = 9 27（倍） 3 81 3 81 = = = = g l g l C C C WL C
逐级放大方法:为了保证输出低电平Vl 不变,而维持标准反相器的不的条件 下,逐级放大驱动管和负载管的宽长比, 使每级放大的比例因子等 C=81 l1 2021/2/21
2021/2/21 19 • 逐级放大方法：为了保证输出低电平Vol 不变，而维持标准反相器的 不变的条件 下，逐级放大驱动管和负载管的宽长比， 使每级放大的比例因子f相等。 R Vi Cg 3 1 1 3 3 3 1 9 3 9 1 27 = 81 Cl Cl1 Cl2
/ 12 fx fxt f×tn 9/1 27/1 Ba 9/3 2021/2/21 20
2021/2/21 20 pd f t pd f t 3 1 = = g l C C f 3 1 2 = = l l C C f 3 2 = = l L C C f 9 1/ 3 3/1 = = R 9 3/ 3 9 /1 = = R 9 9 / 3 27 /1 = = R pd f t Vi Cg 3 1 1 3 3 3 1 9 3 9 1 27 Cl = 81 Cl1 Cl2