清华大学实验报告 VLSI设计导论 计93刘奕群991407 实验二九级环形振荡器 实验目的 1.进一步熟悉辅助设计工具 My Analog中的工具 Sched和 My spice, 2.熟悉利用生成的 Symbol子电路构建复杂电路的方法。 二、实验内容 先用图形编辑工具 Sched实现与非门子电路,通过电路检査模拟,确认正确 后生成子模块符号 Symbol,并用该符号组成九级环形振荡电路,模拟后求出振 荡的波形。 1、作出如下图的由五个NPN管,三个二极管和若干电阻组成的与非门电路 衬底接发射极 其中,R=4A2,R1=162,R2=1,R=1309,Vco 2、用以上电路生成的 Symbol作出如下九级环形振荡电路如图:
清华大学实验报告 VLSI 设计导论 计 93 刘奕群 991407 衬底接发射极 实验二 九级环形振荡器 一、实验目的 1．进一步熟悉辅助设计工具 My Analog 中的工具 Sched 和 My spice， 2．熟悉利用生成的 Symbol 子电路构建复杂电路的方法。 二、实验内容 先用图形编辑工具 Sched 实现与非门子电路，通过电路检查模拟，确认正确 后生成子模块符号 Symbol，并用该符号组成九级环形振荡电路，模拟后求出振 荡的波形。 1、作出如下图的由五个 NPN 管，三个二极管和若干电阻组成的与非门电路： 其中， Rb = 4k， R1 =1.6k， R2 =1k， Rc =130，Vcc=5v。 2、用以上电路生成的 Symbol 作出如下九级环形振荡电路如图：
清华大学实验报告 VLSI设计导论 计93刘奕群991407 lus,幅值为5mv 3、由此电路生成的模拟电路文件为: monofier 冰京冰冰*家冰水冰家水窜寒事*水求*家*家水寒冰家冰事寒冰冰事*冰**寒 GLOBaL VCC gnD VI11 111 NP VCC PULSE O 5M 5ON 50N 50N 500N 1000N XIO GND I2_OUTO I2_OUTO 10_OUTO I11_NP ANDNOT X1 GND 10 UTO I0 OUTO I1 OUTO I11 NP ANDNOT XI2 GND 13 OUTO 13 OUTO I2 OUTO I11 NP ANDNOT X13 GND 16_OUT0 16_OUTO 1 _OUTO I11_NP ANDNOT XI4 GND I1 OUTO I1 OUTO 44 OUTO 111 NP ANDNOT X5 GND 44 OUTO 44 OUTO 5 OUTO I11 NP ANDNOT X16 GND I OUTO I OUTO 16OUTO I11 NP ANDNOT XI GND 18 OUTO 18 OUTO I OUTO I11 NP ANDNOT X18 GND 15 OUTO 5 OUTO 18 OUTO 111 NP ANDNOT SUBCKT ANDNOT gnd inputl input OUTo vcc Q112 115_N2 I17-_N2 114_NNP gnd NPN 1 Q113 OUT0 118_NI gnd gnd NPN 1 DI14 114 NNP OUTO NDIODE 1 RI15 vcc I15 N2 130 Q116 117_N2 121_NNC 118_N1 gnd NPn 1 RIl7 vCc 117_ N2 1600
清华大学实验报告 VLSI 设计导论 计 93 刘奕群 991407 monofier ************************************************ *.GLOBAL VCC GND ************************************************ VI11 I11_NP VCC PULSE 0 5M 50N 50N 50N 500N 1000N XI0 GND I2_OUT0 I2_OUT0 I0_OUT0 I11_NP ANDNOT XI1 GND I0_OUT0 I0_OUT0 I1_OUT0 I11_NP ANDNOT XI2 GND I3_OUT0 I3_OUT0 I2_OUT0 I11_NP ANDNOT XI3 GND I6_OUT0 I6_OUT0 I3_OUT0 I11_NP ANDNOT XI4 GND I1_OUT0 I1_OUT0 I4_OUT0 I11_NP ANDNOT XI5 GND I4_OUT0 I4_OUT0 I5_OUT0 I11_NP ANDNOT XI6 GND I7_OUT0 I7_OUT0 I6_OUT0 I11_NP ANDNOT XI7 GND I8_OUT0 I8_OUT0 I7_OUT0 I11_NP ANDNOT XI8 GND I5_OUT0 I5_OUT0 I8_OUT0 I11_NP ANDNOT ************************************************ .SUBCKT ANDNOT gnd input1 input0 OUT0 vcc QI12 I15_N2 I17_N2 I14_NNP gnd NPN 1 QI13 OUT0 I18_N1 gnd gnd NPN 1 DI14 I14_NNP OUT0 NDIODE 1 RI15 vcc I15_N2 130 QI16 I17_N2 I21_NNC I18_N1 gnd NPN 1 RI17 vcc I17_N2 1600 3、由此电路生成的模拟电路文件为： Vpulse ，幅值为 5mv
清华大学实验报告 VLSI设计导论 计93刘奕群991407 RI18 118 NI gnd 1000 ril9 vCc 121 NNB 4000 Q120 121 NNC 121 NNB inputI gnd NPN 1 Q121 121 NNC 121 NNB input gnd NPN I DI22 gnd inputI NDIODE I DI23 gnd input NDIODE I ENDS ANDNOT **客水客*客水市容布水*水客水*客水水客涂客水*客 称幸*称水水市水客市水亦水*水*客水客客水客*客水凇水水水凇涂水客水客水客幸容水 vcc vccodc 5 vss gnd o dc o model npn npn bf=-80 rb=100 ccs=2p cje=3p cjc=2p tr=6n tf= 3n vaf-50 nodel DIODe D 如电路图所示,实验中引起震荡的扰动是用幅值大小为5mv的 Vpulse电源 实现的 按上述cir文件进行电路模拟,得到的波形图为: ai8 out olt 第一级与非门输出波形 TIME [sec] 第九级与非闩输出波形 可见第一级与第九级与非门的输出是反向的,且存在着延时,正是延时的存 在和奇数个与非门输出延时的关系,电路才会出现一定周期的方波振荡。 三、实验结果分析
清华大学实验报告 VLSI 设计导论 计 93 刘奕群 991407 RI18 I18_N1 gnd 1000 RI19 vcc I21_NNB 4000 QI20 I21_NNC I21_NNB input1 gnd NPN 1 QI21 I21_NNC I21_NNB input0 gnd NPN 1 DI22 gnd input1 NDIODE 1 DI23 gnd input0 NDIODE 1 .ENDS ANDNOT ************************************************ ************************************************ vcc vcc 0 dc 5 vss gnd 0 dc 0 .model npn npn bf=80 rb=100 ccs=2p cje=3p cjc=2p tr=6n tf=.3n vaf=50 .model NDIODE D 如电路图所示，实验中引起震荡的扰动是用幅值大小为 5mv 的 Vpulse 电源 实现的。 4、按上述.cir 文件进行电路模拟，得到的波形图为： 可见第一级与第九级与非门的输出是反向的，且存在着延时，正是延时的存 在和奇数个与非门输出延时的关系，电路才会出现一定周期的方波振荡。 三、实验结果分析 第一级与非门输出波形 第九级与非门输出波形
清华大学实验报告 VLSI设计导论 计93刘奕群991407 这已经是第二次vsi实验了,虽然在第一次实验的基础上熟悉了软件的使用 方法,但是在这次实验中还是碰到了很多的问题。因为毕竟第一次实验只用到了 软件的部分功能,对很多其他的东西还缺乏了解,比如要用到的 analog lib中的 各种元件的参数设置问题(如 Vpulse,vsin),还有 My Spice中的应该选择的分析方 法( AC analysis, Transient analysis, DC analysis等等)。尤其是精度的设置问题, 如果不是因为有老师的指导和以前人的经验,可能自己很难注意到或者想到这方 面。此次试验用较复杂电路生成 symbol,,进而用 symbol搭建父电路的方法相比 对今后的试验会有很大帮助,此次生成的与非门子电路也可直接用于下次的试 验,这也算是本次实验对今后的一点积累吧。 此次实验中遇到的问题,正如上边所说,主要是对 MySpace软件中模拟方式 的不了解,本来正确的模拟电路文件,绕了好久才做出正确的波形,看来以后要 多研究这个软件的使用说明,避免再发生类似的浪费时间有没有成果的问题
清华大学实验报告 VLSI 设计导论 计 93 刘奕群 991407 这已经是第二次 vlsi 实验了，虽然在第一次实验的基础上熟悉了软件的使用 方法，但是在这次实验中还是碰到了很多的问题。因为毕竟第一次实验只用到了 软件的部分功能，对很多其他的东西还缺乏了解，比如要用到的 analog.lib 中的 各种元件的参数设置问题(如 Vpulse,Vsin)，还有 MySpice 中的应该选择的分析方 法（AC analysis, Transient analysis, DC analysis 等等）。尤其是精度的设置问题， 如果不是因为有老师的指导和以前人的经验，可能自己很难注意到或者想到这方 面。此次试验用较复杂电路生成 symbol，进而用 symbol 搭建父电路的方法相比 对今后的试验会有很大帮助，此次生成的与非门子电路也可直接用于下次的试 验，这也算是本次实验对今后的一点积累吧。 此次实验中遇到的问题，正如上边所说，主要是对 MySpice 软件中模拟方式 的不了解，本来正确的模拟电路文件，绕了好久才做出正确的波形，看来以后要 多研究这个软件的使用说明，避免再发生类似的浪费时间有没有成果的问题