第六章电路参数提取 2021/2/21
2021/2/21 1 第六章 电路参数提取
第一节信号传输延迟 数字电路的延迟由四部分组成: 门延迟 连线延迟 扇出延迟 大电容延迟 CMOS门延迟: 门延迟的定义 本征延迟 2021/2/21 2
2021/2/21 2 第一节 信号传输延迟 数字电路的延迟由四部分组成： 门延迟 连线延迟 扇出延迟 大电容延迟 一、CMOS门延迟： 门延迟的定义 本征延迟
时间t:输出信号波形从“1”电平的10%上 升到90%需要的时间。即:VO:10%90%Vdd。 tf:输出信号波形从“1”电平的90%下 降到10%需要的时间。即:V0:90%~10%Vdd。 t:输入电压变化到50%Vd的时刻到 输出电压变化到50%Vdd时刻之间的时间差。 50%Vdd 0 tdf td 2021/2/21
2021/2/21 3 • 上升时间tr：输出信号波形从“1”电平的10%上 升到90%需要的时间。即：V0：10%~90%Vdd。 • 下降时间tf：输出信号波形从“1”电平的90%下 降到10%需要的时间。即：V0：90%~10%Vdd。 • 延迟时间td：输入电压变化到50%Vdd的时刻到 输出电压变化到50%Vdd时刻之间的时间差。 Vi Vo tdf tdr 50%Vdd
前级反相器的负载电容约为后级反相器的两个晶体 管栅电容之和: CICgp+-Cgn=Cox(WpLp+ WnLn-Co(WpLp+ WnLn) Vdd Vi Vo V Cgi Vdd 2021/2/21
2021/2/21 4 前级反相器的负载电容约为后级反相器的两个晶体 管栅电容之和： Cl=Cgp+Cgn=Cox(WpLp+WnLn)=C(WpLp+WnLn) Vi Vo Vdd Vi Vo Vdd Cgp Cgn n Vi Vo Vdd Cl
1、下降时间: 设:输入波形为理想脉冲 Cl上的电压从0.9Vdd下降到VddⅥtm过程中, N管工作在饱和区 Cl上的电压从 Vdd-Vtn下降到0.1Vdd过程中, N管工作在线性区 根据放电电流的瞬态方程 Vdd Vo t 2021/2/21
2021/2/21 5 1、下降时间： 设：输入波形为理想脉冲 Cl上的电压从0.9Vdd下降到Vdd-Vtn过程中， N管工作在饱和区 Cl上的电压从Vdd-Vtn下降到0.1Vdd过程中， N管工作在线性区 根据放电电流的瞬态方程： Vi Vdd Vo dt Cl dV I Cl 0 0 = −