第三章器件设计技术 第一节引言 集成电路按其制造材料分为两大类:一类是硅材料集成电路,另一类是砷化镓。目前 用于ASlC设计的主体是硅材料。但是,在一些高速和超高速ASIC设计中采用了GaAs材 料。用GaAs材料制成的集成电路,可以大大提高电路速度,但是由于目前GaAs工艺成品 率较低等原因,所以未能大量采用。 1.在双极型工艺下: ASIC Silicon Bipoploer Bil loer FET Logic ECL/CML TTL IIL NMOS PMOS MNOS CMOS CMOSSOS HSMOS Metal Gate VMOS ECL/CML: Emitter Coupled Logic/Current Mode Logic射极耦合逻辑/电流型开关逻辑 TIL: Transistor Transistor Logic晶体管-晶体管逻辑 IL: Integrated Injection Logic集成注入逻辑 2.在MOS工艺下: NMOS、PMOS: MNOS: Metal Nitride (x() Oxide Semiconductor ( E)NMOS与( D)NMOS组成的单元 CMOS: Metal Gate CMOS HSCMOS: High Speed CMOS(硅栅CMOS) CMOS/SOS: Silicon on Sapphire(兰宝石上CMOS,提高抗辐射能力) VMoS: Vertical CMos(垂直结构CMOS,提高密度及避免 Latch-Up效应) 3.GaAs集成电路 GaAs这类Ⅲ-Ⅴ族化合物半导体中载流子的迁移率比硅中载流子的迁移率高,通常比掺 杂硅要高出6倍。此外,由于GaAs是一种化合物材料,很容易将硅离子注入到GaAs中形 成 MESFET( Metal Semiconductor Field Effect Transistor)的源区与漏区,且由注入深度决定 MESFET的类型。注入深度在500~1000A时是增强型,而1000~2000A时是耗尽型。从 工艺上讲GaAs的大规模集成也比较容易实现。目前GaAs工艺存在的问题是它的工艺一致 性差,使其制造成品率远远低于硅集成电路
第三章 器件设计技术 第一节 引 言 集成电路按其制造材料分为两大类：一类是硅材料集成电路，另一类是砷化镓。目前 用于 ASIC 设计的主体是硅材料。但是，在一些高速和超高速 ASIC 设计中采用了 GaAs 材 料。用 GaAs 材料制成的集成电路，可以大大提高电路速度，但是由于目前 GaAs 工艺成品 率较低等原因，所以未能大量采用。 1． 在双极型工艺下： ECL/CML： Emitter Coupled Logic/Current Mode Logic 射极耦合逻辑/电流型开关逻辑 TTL：Transistor Transistor Logic 晶体管-晶体管逻辑 IIL：Integrated Injection Logic 集成注入逻辑 2． 在 MOS 工艺下： NMOS、PMOS： MNOS：Metal Nitride（氮） Oxide Semiconductor (E)NMOS 与(D)NMOS 组成的单元 CMOS: Metal Gate CMOS HSCMOS：High Speed CMOS （硅栅 CMOS） CMOS/SOS：Silicon on Sapphire（兰宝石上 CMOS，提高抗辐射能力） VMOS：Vertical CMOS（垂直结构 CMOS，提高密度及避免 Latch-Up 效应） 3． GaAs 集成电路： GaAs 这类Ⅲ-Ⅴ族化合物半导体中载流子的迁移率比硅中载流子的迁移率高，通常比掺 杂硅要高出 6 倍。此外，由于 GaAs 是一种化合物材料，很容易将硅离子注入到 GaAs 中形 成 MESFET（Metal Semiconductor Field Effect Transistor）的源区与漏区，且由注入深度决定 MESFET 的类型。注入深度在 500~1000 时是增强型，而 1000~2000 时是耗尽型。从 工艺上讲 GaAs 的大规模集成也比较容易实现。目前 GaAs 工艺存在的问题是它的工艺一致 性差，使其制造成品率远远低于硅集成电路。 Silicon GaAs ASIC Bipoloer FET Logic …… Bipoploer MOS ECL/CML TTL IIL NMOS PMOS MNOS CMOS CMOS/SOS HSMOS Metal Gate VMOS CMOS A A
第二节MOs晶体管的工作原理 MOS晶体管的全称为 MOSFET( Metal Oxide Semiconductor Field Effect Transistor),它 是构成ⅤLSI的基本元件,下面我们简单介绍MOS晶体管的工作原理 半导体的表面场效应 在垂直于半导体表面的电场作用下,半导体表面层中的载流子数目会发生变化,从而使 半导体的导电能力发生变化,这种效应称为半导体表面场效应 1.图1是一块P型半导体,它体内的载流子—一空穴的分布是均匀的 图1 2.在半导体表面上安装一块与之平行的金属板,并在金属板与半导体之间加一个电压, 金属板与半导体之间就会产生一个与表面垂直的电场。如果金属板接正极,半导体接负极, 在电场作用下,P型半导体表面的空穴被排斥到体内,表面空穴减少了。如图2所示 3.随着电场强度的不断增强,表面空穴不断减少,当电场增强到一定值时,P型半导 体表面层中的空穴几乎全部被赶走,使表面形成“耗尽区”,如图3所示。 ↓+↓*↓↓ 耗尽层(高阻区) 图3
第二节 MOS 晶体管的工作原理 MOS 晶体管的全称为 MOSFET（Metal Oxide Semiconductor Field Effect Transistor），它 是构成 VLSI 的基本元件，下面我们简单介绍 MOS 晶体管的工作原理。 一． 半导体的表面场效应 在垂直于半导体表面的电场作用下，半导体表面层中的载流子数目会发生变化，从而使 半导体的导电能力发生变化，这种效应称为半导体表面场效应。 1．图 1 是一块 P 型半导体，它体内的载流子——空穴的分布是均匀的。 2．在半导体表面上安装一块与之平行的金属板，并在金属板与半导体之间加一个电压， 金属板与半导体之间就会产生一个与表面垂直的电场。如果金属板接正极，半导体接负极， 在电场作用下，P 型半导体表面的空穴被排斥到体内，表面空穴减少了。如图 2 所示。 3．随着电场强度的不断增强，表面空穴不断减少，当电场增强到一定值时，P 型半导 体表面层中的空穴几乎全部被赶走，使表面形成“耗尽区”，如图 3 所示。 图 1 图 2 图 3 耗尽层（高阻区）
4.如果电场再进一步增强,则不仅把半导体表面的空穴全部赶走。而且还从体内吸引 定数量的电子到表面层中去,从而使原来为P型的半导体表面变成了电子占多数的N型层, 这个N型层被称为“反型层”,反型层的厚度会随外加电场的增强而变厚。如图4所示。 中+↓↓↓ 反型层 b@●@●@●@0● ooo 从上面的分析可以看出,半导体的导电能力随外加电压的变化而变化,MOS管正是利 用这种表面场效应原理进行工作的 二、PN结的单向导电性 自建电场和空间电荷 ◎⊕⊕ c④⊕ 外 PN结两侧电子和空穴浓度相差悬殊,必定引起P区空穴和N区电子向对方扩散,结果 在结区附近P型一侧形成一个由于空穴欠缺而呈现电离受主的负电荷区域,N型一侧形成 个由于电子欠缺而呈现电离施主的正电荷区域。这个具有正负电荷的区域叫做空间电荷区 空间电荷区内存在着由N型区指向P型区的电场叫做自建电场。它将阻止电子和空穴的扩 散运动,当达到动态平衡时,PN结就具有了一定宽度的空间电荷区及自建电场。 PN结的单向导电性 在PN结上加上外加电场,PN结两边的电位差将发生变化,从而破坏了原来的平衡。 正向偏置下(P接正,N接负),消弱了自建电场,在PN结面外发生载流子的注入效应 形成扩散电流。反向偏置下(P接负,N接正),加强自建电场,PN结界面处发生少子的抽 取作用,即P区和N区少子只要扩散到PN结边界,立即被结内强大电场拉向对方,形成 反向电流,但很快趋于饱和 反向
O V I 正向 反向 4．如果电场再进一步增强，则不仅把半导体表面的空穴全部赶走。而且还从体内吸引一 定数量的电子到表面层中去，从而使原来为 P 型的半导体表面变成了电子占多数的 N 型层， 这个 N 型层被称为“反型层”，反型层的厚度会随外加电场的增强而变厚。如图 4 所示。 从上面的分析可以看出，半导体的导电能力随外加电压的变化而变化，MOS 管正是利 用这种表面场效应原理进行工作的。 二、 PN 结的单向导电性 ⚫ 自建电场和空间电荷 PN 结两侧电子和空穴浓度相差悬殊，必定引起 P 区空穴和 N 区电子向对方扩散，结果 在结区附近 P 型一侧形成一个由于空穴欠缺而呈现电离受主的负电荷区域，N 型一侧形成一 个由于电子欠缺而呈现电离施主的正电荷区域。这个具有正负电荷的区域叫做空间电荷区。 空间电荷区内存在着由 N 型区指向 P 型区的电场叫做自建电场。它将阻止电子和空穴的扩 散运动，当达到动态平衡时，PN 结就具有了一定宽度的空间电荷区及自建电场。 ⚫ PN 结的单向导电性 在 PN 结上加上外加电场，PN 结两边的电位差将发生变化，从而破坏了原来的平衡。 正向偏置下（P 接正，N 接负），消弱了自建电场，在 PN 结面外发生载流子的注入效应， 形成扩散电流。反向偏置下（P 接负，N 接正），加强自建电场，PN 结界面处发生少子的抽 取作用，即 P 区和 N 区少子只要扩散到 PN 结边界，立即被结内强大电场拉向对方，形成 反向电流，但很快趋于饱和。 图 4 反 型 层 E 自 E 外 P N
三、MOS管的工作原理 如图是一个 NMOSFET的结构图,在一块杂质浓度较低的P型Si上,做两个高杂质的 N型区作为S、D区,G为栅区由多晶硅制做,其下面是绝缘材料二氧化硅,S和D在制做 上是完全对称的,它们分别与衬底形成一个PN结,两个PN结处于背靠背状态,在未加 栅电压时,即使有Vs,但S、D之间不会有电流通当过 当栅极加正电压Vgs时,由于衬底接地,栅极与衬底之间产生了电场E。衬底中多数载 流子空穴受电场E的作用而向下移动,形成耗尽层 G PSi衬底 当栅极正电压进一步增加达到一定程度Ⅴs=V时,衬底中少数载流子——自由电子被 吸引到衬底表面积累起来,形成反形层。这一反形层将S、D极连接起来形成导电层。该导 电层相当于一个薄层电阻,其阻值大小与沟道几何形状及反型层中的载流子浓度有关。栅压 越高,反型层越厚,阻值越小,导电性能就越好。因此,可以认为导电层相当于一个由栅电 压控制的变阻器。使沟道表面反型的电压叫开启电压,一般Vt=0.2vde 当Vs>V后,我们设Ⅴs保持不变 (1)Vs=0时,源漏之间不加电压时,沟道各处电场强度相等,沟道厚度均匀,S、D之 间没有电流Is=0。 (2)当V4x0时,源漏之间加电压时,沟道变得不均匀了。在S端,由于V=0,栅极与 S极之间仍保持Ⅴp的电位差,而在D端,电位升为Va,栅极与漏极之间的电位差 只有Ⅴs-Vds了,电场强度变弱了,反型层也变薄了。由于沟道上有了一个电场Ed 因此,沟道中的自由电子在Eds的作用下,由S流向D,形成了电流ls,ls随Ⅴs 变化基本呈线性关系 (3)当Vs继续增加到Vs>VpVm时,在D端,栅极与衬底之间电位差ⅤV<V如,不 足以形成反型层了,这时出现沟道夹断。在Ⅴg-Va=Vm时,沟道开始夹断的地方叫 夹断点。电子运动到夹断点处,进入耗尽区,在漂移作用下,被D极的高电位吸引 过去。沟道夹断后,沟道上的电压降(Vg-Vm)基本保持不变,大部分电压降在耗 尽区的高阻区上 Vds-(Vgs-Vin),由于沟道电阻R正比于沟道长度L,而LeL-△L变 化不大,R基本不变。所以,las=(Vg-Vm)/R不变,即电流lds基本保持不变,出现 饱和现象 (4)当Vs增大到一定极限时,由于电压过高,晶体管被雪崩击穿,电流急剧增加
三、MOS 管的工作原理 如图是一个 NMOSFET 的结构图，在一块杂质浓度较低的 P 型 Si 上，做两个高杂质的 N 型区作为 S、D 区，G 为栅区由多晶硅制做，其下面是绝缘材料二氧化硅，S 和 D 在制做 上是完全对称的，它们分别与衬底形成一个 PN 结，两个 PN 结处于背靠背 状态，在未加 栅电压时，即使有 Vds，但 S、D 之间不会有电流通当过。 当栅极加正电压 Vgs 时，由于衬底接地，栅极与衬底之间产生了电场 E。衬底中多数载 流子空穴受电场 E 的作用而向下移动，形成耗尽层。 当栅极正电压进一步增加达到一定程度 Vgs=Vth 时，衬底中少数载流子——自由电子被 吸引到衬底表面积累起来，形成反形层。这一反形层将 S、D 极连接起来形成导电层。该导 电层相当于一个薄层电阻，其阻值大小与沟道几何形状及反型层中的载流子浓度有关。栅压 越高，反型层越厚，阻值越小，导电性能就越好。因此，可以认为导电层相当于一个由栅电 压控制的变阻器。使沟道表面反型的电压叫开启电压，一般 Vth=0.2Vdd。 当 Vgs>Vtn 后，我们设 Vgs 保持不变。 （1） Vds=0 时，源漏之间不加电压时，沟道各处电场强度相等，沟道厚度均匀，S、D 之 间没有电流 Ids=0。 （2） 当 Vds>0 时，源漏之间加电压时，沟道变得不均匀了。在 S 端，由于 Vs=0，栅极与 S 极之间仍保持 Vgs 的电位差，而在 D 端，电位升为 Vd，栅极与漏极之间的电位差 只有 Vgs-Vds 了，电场强度变弱了，反型层也变薄了。由于沟道上有了一个电场 Eds， 因此，沟道中的自由电子在 Eds 的作用下，由 S 流向 D，形成了电流 Ids，Ids 随 Vds 变化基本呈线性关系。 （3） 当 Vds 继续增加到 Vds>Vgs-Vtn 时，在 D 端，栅极与衬底之间电位差 Vgs-Vds<Vtn，不 足以形成反型层了，这时出现沟道夹断。在 Vgs-Vds=Vtn 时，沟道开始夹断的地方叫 夹断点。电子运动到夹断点处，进入耗尽区，在漂移作用下，被 D 极的高电位吸引 过去。沟道夹断后，沟道上的电压降（Vgs-Vtn）基本保持不变，大部分电压降在耗 尽区的高阻区上 Vds-(Vgs-Vtn)，由于沟道电阻 Rc正比于沟道长度 L，而 Leff=L-L 变 化不大，Rc基本不变。所以，Ids=(Vgs-Vtn)/Rc不变，即电流 Ids 基本保持不变，出现 饱和现象。 （4） 当 Vds 增大到一定极限时，由于电压过高，晶体管被雪崩击穿，电流急剧增加。 P-Si 衬底 S G D Eds Ids
第三节Mos管的电流电压 上一节我们讨论了晶体管工作的四个区:截止区、线性区、饱和区及击穿区,这一节我 们定量地分析一下晶体管在这四个区工作情况,并给出电流、电压表达式,称为电流电压特 性 MOS管的IV特性 下面我们推导NMOS管的电流一一电压关系式: 设:Ⅴs>Vm,且Ⅴs保持不变 则:沟道中产生感应电荷,根据电流的定义有 ld=(栅下感应总电子电荷数Q)/(电子平均传输时间τ) 其中:τ=(沟道长度L(电子运动速度V) 而: un为电子迁移率(cm2/×sec) Eds=Vas/L 沟道水平方向场强 代入:V=(μn×Vs)几L 代入:t=L2/(μXVds) 有了,关键是求Q,需要分区讨论 (1)线性区:Vs-Vm>Vds 设:Vd沿沟道区线性分布 则:沟道平均电压等于Vd/2 由电磁场理论可知:Q=C。× Cox Xeg×WXL 其中: Eg=gs- Vtn)-Vds/2 tox tox为栅氧厚度, C。为真空介电常数, W为栅的宽度 Cox为二氧化硅的介电常数, L为栅的长度 ds WL O OX v ds vds 令:Cax=(C×Cox)/tax为单位面积栅电容 工艺因子 Bn=k (W/L) 导电因子 20: Ids=Bn[(Vgs-Vtn)-Vds/2]Vds 这就是线性区的电压、电流方程 当工艺一定时,K一定,βn与(W/L)有关。在前面推导过程中我们发现,电子的平 均传输时间τ∝L2。因此,要提高晶体管的工作速度,就应尽量减小L。一般设计晶体管时 L取为工艺允许的最小线宽。设计者可以通过改变w来改变βn的值,从而满足电路设计的 要求 (2)饱和区:Vgs-Vtn<ds 当vgs-Vtn=Vds时,沟道出现夹断,vas进一步增加时,夹断点缓慢地向源极方向移动, 沟道反型层两端电压保持为vgs-Vtn不变,Vds增加的电压主要降在△L上,由于△L(L
第三节 MOS 管的电流电压 上一节我们讨论了晶体管工作的四个区：截止区、线性区、饱和区及击穿区，这一节我 们定量地分析一下晶体管在这四个区工作情况，并给出电流、电压表达式，称为电流电压特 性。 一、MOS 管的 I~V 特性： 下面我们推导 NMOS 管的电流——电压关系式： 设：Vgs>Vtn，且 Vgs 保持不变， 则：沟道中产生感应电荷，根据电流的定义有： Ids=（栅下感应总电子电荷数 Qc）/（电子平均传输时间） 其中：=(沟道长度 L)/（电子运动速度 V） 而： V=n×Eds n 为电子迁移率（cm²/v×sec） Eds=Vds/L 沟道水平方向场强 代入： V=（n×Vds）/L 代入： =L²/（n×Vds） 有了，关键是求 Qc，需要分区讨论： （1）线性区：Vgs-Vtn>Vds 设：Vds 沿沟道区线性分布 则：沟道平均电压等于 Vds/2 由电磁场理论可知： Qc=Co×Cox×Eg×W×L 其中： t ox 为栅氧厚度， Co 为真空介电常数， W 为栅的宽度， Cox 为二氧化硅的介电常数， L 为栅的长度 令： Cox=(Co×Cox)/tox 为单位面积栅电容 K= Cox×n 工艺因子 Βn=K(W/L) 导电因子 则：Ids=βn[(Vgs-Vtn)-Vds/2]Vds--------这就是线性区的电压、电流方程。 当工艺一定时，K 一定，βn 与（W/L）有关。在前面推导过程中我们发现，电子的平 均传输时间∝L²。因此，要提高晶体管的工作速度，就应尽量减小 L。一般设计晶体管时 L 取为工艺允许的最小线宽。设计者可以通过改变 W 来改变 βn 的值，从而满足电路设计的 要求。 （2）饱和区：Vgs-Vtn<Vds 当 Vgs-Vtn=Vds时，沟道出现夹断，Vds进一步增加时，夹断点缓慢地向源极方向移动， 沟道反型层两端电压保持为 Vgs-Vtn不变，Vds增加的电压主要降在△L 上，由于△L〈〈L， tox V / 2 ds V ) Vgs tn ( Eg − − = ( ) ( ) Vds 2 Vds Vgs Vtn L W μn tox ox C o C μn Vds L 2 tox WL 2 Vds C0Cox Vgs Vtn τ Qc Ids − − = − − = =