84多通道缓冲串口( MCBSP) 8.41 MCBSP原理框图及信号接口 8.42 McBSP控制寄存器 84.3时钟和帧同步 844 MCBSP数据的接收和发送 845有关的几个概念 返回首页
8.4 多通道缓冲串口（McBSP） ◼ 8.4.1 McBSP原理框图及信号接口 ◼ 8.4.2 McBSP控制寄存器 ◼ 8.4.3 时钟和帧同步 ◼ 8.4.4 McBSP数据的接收和发送 ◼ 8.4.5 有关的几个概念 返回首页
841 MCBSP原理框图及信号接口 TMs320c54XX多通道缓冲串口( McBSP)由引 脚、接收发送部分、时钟及帧同步信号产生、多 通道选择以及cPU中断信号和DMA同步信号组成, 如图8-4所示。 表87给出了有关引脚的定义, MCBSP通过这7个 引脚为外部设备提供了数据通道和控制通道。 McBSP通过DX和DR实现DSP与外部设备的通信 和数据交换
8.4.1 McBSP原理框图及信号接口 ◼ TMS320C54xx多通道缓冲串口（McBSP）由引 脚、接收发送部分、时钟及帧同步信号产生、多 通道选择以及CPU中断信号和DMA同步信号组成， 如图8-4所示。 ◼ 表8-7给出了有关引脚的定义，McBSP通过这7个 引脚为外部设备提供了数据通道和控制通道。 McBSP通过DX和DR实现DSP与外部设备的通信 和数据交换
MCBSP DR RSR 扩展 DRR DX XSR 压缩 DXR CLKX SPCR CLKR R 时钟与帧同步 XCR FSX 发生与控制 SRGR FSR PCR CLKS MCR 多通道选择 RCER XCER RINT 向CPU发出的 XINT 中断请求信号 REVT XEVT DMA REVTA 步操作 XEVTA 图8-4 MCBSP原理框图
图8-4 McBSP原理框图 RSR RBR XSR 扩展 压缩 DRR DXR RCR XCR SRGR PCR RCER XCER MCR McBSP 时钟与帧同步 发生与控制 多通道选择 16 位 外 设 总 线 DR DX CLKX SPCR CLKR FSX FSR CLKS RINT XINT REVT XEVT REVTA XEVTA 向CPU发出的 中断请求信号 DMA同 步操作
表8-7 MCBSP引脚说明 引脚 1/O/Z 说明 DR 串行数据接收 DX O/Z 串行数据发送 CLKR VO/Z 接收数据位时钟 CLKⅩ VO/Z 发送数据位时钟 FSR VO/Z 接收帧同步 FSX VO/Z 发送帧同步 CLKS 外部时钟输入
表8-7 McBSP引脚说明 引脚 I/O/Z 说明 DR I 串行数据接收 DX O/Z 串行数据发送 CLKR I/O/Z 接收数据位时钟 CLKX I/O/Z 发送数据位时钟 FSR I/O/Z 接收帧同步 FSX I/O/Z 发送帧同步 CLKS I 外部时钟输入
表8-8 MCBSP内部信号说明 信号 说明 RINT 接收中断,送往CPU XINT 发送中断,送往CPU REVT DMA接收到同步事件 XEVT 向DMA发出事件同步 REVTA DMA接收到同步事件A XEVTA 向DMA发出事件同步A 回本节
表8-8 McBSP内部信号说明 信号 说明 RINT 接收中断，送往CPU XINT 发送中断，送往CPU REVT DMA接收到同步事件 XEVT 向DMA发出事件同步 REVTA DMA接收到同步事件A XEVTA 向DMA发出事件同步A 返回本节