如果将表达式进行 变换,可以简化电路。 F=AB +/AB+B/C+AD A(/B+/D)+B(/C+/A)B- ABd BAC 「& 再两次求反 F=ABD●BAC 经过表达式变换,带“非号” 的项合并了,逻辑门也减少D 了。如右图
如果将表达式进行 变换，可以简化电路。 F=A/B + /AB + B/C + A/D =A（/B+/D）+ B（/C+/A） =A BD + B AC 再两次求反 F= A BD • B AC 经过表达式变换，带“非号” 的项合并了，逻辑门也减少 了。如右图
有时,为了减少带“非号”的项,还可以考虑利用 多余项,寻求进一步化简的可能。(当然,不一定都能 再简化) F=AB+AB+BC+AD AB+AB+ BC+Ad+BD+AC A(B+C+D)+B(A+C+D) aBCd+BAcD =AABCD+ BABCD 两次求反 AcDB & P F=AABCD B ABCD
有时，为了减少带“非号”的项，还可以考虑利用 多余项，寻求进一步化简的可能。（当然，不一定都能 再简化） F = AB + AB + BC + AD = AB + AB + BC + AD + BD + AC =A（B+C+D）+ B（A+C+D） =A BCD + B ACD =A ABCD + B ABCD 两次求反 F = A ABCD B ABCD
总结上述简化过程,我们可以发现:电路越来越简 单了,但所需级数没变:三级。 输入级是为了解决“非号”而存在的,带“非号” 的项(称为尾部因子)越多,输入级越复杂,因此我们要 尽量减少带“非号”的项。 中间级的门数与表达式乘积项的多少有关,应尽量 减少乘积项个数 下面我们归纳一下在只有原变量,没有反变量输入的 条件下,用与非门实现逻辑函数时设计步骤: 第一步:用卡诺图化简,得到最简与—或式 第二步:寻找所有的多余项,将可以用来实现合并尾 部因子者加入(无此可能者不要) tH: F=AB+AC+( BD+BC)=AC+BACD 加入不能简化
总结上述简化过程，我们可以发现：电路越来越简 单了，但所需级数没变：三级。 输入级是为了解决“非号”而存在的，带“非号” 的项（称为尾部因子）越多，输入级越复杂，因此我们要 尽量减少带“非号”的项。 中间级的门数与表达式乘积项的多少有关，应尽量 减少乘积项个数。 下面我们归纳一下在只有原变量，没有反变量输入的 条件下，用与非门实现逻辑函数时设计步骤： 第一步：用卡诺图化简，得到最简与—或式。 第二步：寻找所有的多余项，将可以用来实现合并尾 部因子者加入（无此可能者不要）。 如：F= AB + AC +（ BD + BC）=AC + B ACD 加入不能简化
第三步:尾部因子变换如 A BCD=AABCD 第四步:两次求反,得与非一与非表达式。 第五步:画出逻辑图。 (书上例题,自己看看) 3、如果规定使用“或非门”实现逻辑函数,也要求输入 有原变量,没有反变量,怎么办? 核心方法还是与非门的方法,只是在开头和结尾时, 各加一个对偶变换。即: 由F求F,再求F*。 对F按与非门实现方法设计,得到与非一与非式。 再求对偶,得到或非一或非式。(自学书上例题) 注F=∑m(F存在项);F=∑m(F不存在项) F*=∑m(2n-1-F不存在项)
第三步：尾部因子变换 如 A BCD = A ABCD 第四步：两次求反，得与非—与非表达式。 第五步：画出逻辑图。 （书上例题，自己看看） 3、 如果规定使用“或非门”实现逻辑函数，也要求输入 只有原变量，没有反变量，怎么办？———— 核心方法还是与非门的方法，只是在开头和结尾时， 各加一个对偶变换。即： 由 F 求 F ，再求F*。 对 F* 按与非门实现方法设计，得到与非—与非式。 再求对偶，得到或非—或非式。 （自学书上例题） 注 F= m（F存在项）；F= m（F不存在项）； F*= m（2 n -1 - F不存在项）
设计举例 例5-5设计一个4位二进制代码转换为格雷码电路。 这个题有四个输入,四个输出。我们根据真值表,分 别列出每个输出的卡诺图,如同做了四个单输出的题。 例5-6设计8421BCD七段译码电路。 解:七段显示我们十分熟悉,但显示数字的大小与数码 管的亮灭没有算法规律,因此我们要为它们建立 个联系,即译码电路。 0123456789
4、设计举例 例5-5 设计一个4位二进制代码转换为格雷码电路。 这个题有四个输入，四个输出。我们根据真值表，分 别列出每个输出的卡诺图，如同做了四个单输出的题。 例5-6 设计 8421 BCD 七段译码电路。 解：七段显示我们十分熟悉，但显示数字的大小与数码 管的亮灭没有算法规律，因此我们要为它们建立一 个联系，即译码电路