第六章时序逻辑电路 如前所述,时序逻辑电路的特点是—任一时刻 的输出不仅与当前的输入有关,还与以前的状态有关。 时序电路以触发器作为基本单元,使用门电路加以 配合,完成特定的时序功能。所以说,时序电路是由组 合电路和触发器构成的 与学习组合逻辑电路相类似,我们仍从分析现成电 路入手,然后进行时序逻辑电路的简单设计
第六章 时序逻辑电路 如前所述，时序逻辑电路的特点是 —— 任一时刻 的输出不仅与当前的输入有关，还与以前的状态有关。 时序电路以触发器作为基本单元，使用门电路加以 配合，完成特定的时序功能。所以说，时序电路是由组 合电路和触发器构成的。 与学习组合逻辑电路相类似，我们仍从分析现成电 路入手，然后进行时序逻辑电路的简单设计
第一节时序逻辑电路概述 当逻辑电路中包含有触发器这类的存储器件时,新 的输出状态取决于两个方面:当前的输入和触发器原有 的状态。如下图: T触发器输入T=/X °X 方程为 Qn+IETQn+t Qn n+1 XQ+XQ 总输出为: Z=Qn·x·CP 可见输出既与输入X、P里 有关,又与触发器输出有关。 图7-1-1简单时序电路
第一节 时序逻辑电路概述 当逻辑电路中包含有触发器这类的存储器件时，新 的输出状态取决于两个方面：当前的输入和触发器原有 的状态。如下图： T触发器输入T = /X 方程为 Q n+1 = T Q n +T Q n Q n+1 = X Q n +X Q n 总输出为： Z = Q n • X • CP 可见输出既与输入X、CP 有关，又与触发器输出有关
输入输出情况分析: 外来输入:X、CP 内部输入:Q 外部输出 内部输出:Q 由下列时序图可 见,在相同的外部输几几几几 入条件下,存储电路 的状态不同,输出结 x-Qz 触发器保持 (A) 果完全不同。与组合 电路有明显的区别。 Z为三者櫓与 Q初始为0,则Z一直为0 Q初始为1,Z如图 几「 (D) 可见Q的影响之大。 图7-1-2图7-1-1所示电路工作波形
输入输出情况分析： 外来输入：X、CP 内部输入：Q 外部输出：Z 内部输出：Q 由下列时序图可 见，在相同的外部输 入条件下，存储电路 X=1，T=0 的状态不同，输出结 触发器保持 果完全不同。与组合 电路有明显的区别。 Z为三者相与 Q初始为0，则Z一直为0 Q初始为1，Z如图 可见Q的影响之大
时序电路输入输出关系概括 x(x1,x2,…, Z(21,2,…,2 组合电路 Y(y,,g2,". 存储电路 W(2,2,…,2) 图71-3时序电路方框图(1)言 x(x;,x2,…x)为外部输入信号;Z(tn)=FI(tn),Y(tm) Z(x1,2,…,a)为电路的输出信号;W(tn)=Gx(tn),Y(tm) W(1,vo2,…,k)为存储电路的输入;Y(tn+1)Hw(tm), Y(tr Y(3,,…3)为存储电路的输出,也是组合电路的部分 输入
时序电路输入输出关系概括 Z(tn) = F [X (tn) , Y(tn)] W(tn) =G [X (tn) , Y(tn)] Y(tn+1) =H [W (tn) , Y(tn)]
时序电路可分为两大类: 同步时序逻辑电路: 电路中所有触发器的时钟端是连在一起的,存储电路 的状态更新是在同一时刻同步进行的 同步逻辑电路通常工作速度较快,电路相对复杂。 异步时序逻辑电路: 电路中各个触发器的时钟端不是相连的,可能各不 相同,也可能某一局部相同,各部分之间不同。总之 存储状态的更新是在不同时刻异步进行的。 异步逻辑电路通常工作速度较慢,电路结构简单
时序电路可分为两大类： 同步时序逻辑电路： 电路中所有触发器的时钟端是连在一起的，存储电路 的状态更新是在同一时刻同步进行的。 同步逻辑电路通常工作速度较快，电路相对复杂。 异步时序逻辑电路： 电路中各个触发器的时钟端不是相连的，可能各不 相同，也可能某一局部相同，各部分之间不同。总之， 存储状态的更新是在不同时刻异步进行的。 异步逻辑电路通常工作速度较慢，电路结构简单