第四节时序逻辑电路设计 无论是组合电路,还是时序电路,其电路设计的宗 旨是一样的:在达到功能要求的前提下,使电路最稳定 最简单。 时序逻辑电路的设计思路是:针对某一给定逻辑要 求,选择几个逻辑状态(越少越好)来描述它,再用某 种类型的触发器来实现这一逻辑功能
第四节 时序逻辑电路设计 无论是组合电路，还是时序电路，其电路设计的宗 旨是一样的：在达到功能要求的前提下，使电路最稳定、 最简单。 时序逻辑电路的设计思路是：针对某一给定逻辑要 求，选择几个逻辑状态（越少越好）来描述它，再用某 种类型的触发器来实现这一逻辑功能
时序逻辑电路设计的一般步骤 根据设计要求设定 确定各触发器 若干状态、建立状 输入的连接及 态表 输出电路 状态化简、分配 NO 是否最佳? 用编码表示 给各个状态 YES 选择触发器 设计完成 的形式
一、时序逻辑电路设计的一般步骤 根据设计要求设定 确定各触发器 若干状态、建立状 输入的连接及 态表 输出电路 状态化简 、分配 NO 是否最佳 ？ 用编码表示 给各个状态 YES 选择触发器 设计完成 的形式
下面举例说明如何实现一个时序逻辑的设计: 书例79一个串行输入序列的检测电路,要求当序 列连续出现4个“1”时,输出为1,作为提示。其他情 况输出为0。 如果不考虑优化、最佳,以我们现有的知识可以很 容易解决: Z D Q D Q D Q RD CP
下面举例说明如何实现一个时序逻辑的设计： 书例7-9 一个串行输入序列的检测电路，要求当序 列连续出现 4 个“1”时，输出为 1，作为提示。其他情 况输出为 0。 如果不考虑优化、最佳，以我们现有的知识可以很 容易解决： Z X D Q D Q D Q D Q 0 1 2 3 /RD CP
如果没要求最优化设计,上述电路就可以了。通常 我们为了节省设计时间,想出一种设计方案能够完成设 计要求就适可而止了。 但如果要求实现最优化设计,比如大批量应用的电 路、功耗要求苛刻的场合,我们就要把电路加以优化, 以降低成本、降低功耗。 下面我们就按照一个标准的设计步骤,完成这个设 计。 第一步:建立原始状态图和状态表 根据题意,我们需要记忆前三个状态,如果是全1, 则新的输入如果为1,就满足“连续四个1”的条件 输出为1。 设输入序列为X,输出为Z。前三个状态的组合为:
如果没要求最优化设计，上述电路就可以了。通常 我们为了节省设计时间，想出一种设计方案能够完成设 计要求就适可而止了。 但如果要求实现最优化设计，比如大批量应用的电 路、功耗要求苛刻的场合，我们就要把电路加以优化， 以降低成本、降低功耗。 下面我们就按照一个标准的设计步骤，完成这个设 计。 第一步：建立原始状态图和状态表 根据题意，我们需要记忆前三个状态，如果是全 1 ， 则新的输入如果为 1 ，就满足“连续四个 1 ”的条件， 输出为 1 。 设输入序列为 X ，输出为 Z 。前三个状态的组合为：
000100010110001101011111 表示为: A F G H 0/Q A Mas X/Z 1/0 /0 0/ B 1/3 2 0/01/0 1/ e/9 E)()x /1 6/9 0/a 图742“例7-9原始状塑
000 100 010 110 001 101 011 111 表示为： A B C D E F G H