8.2 FPLA组合电路和时序电路结构的通用形式PRIOE4-“甲BB-V与迎辑阵列公C-D-OOOOOOOOE'RPO本KAY000000000000NG-YaaaaeYAe或逻辑阵列YQDy-YGY可编程的“与”阵列LGY+可编程的“或”阵列CLK-6Digital Electronics
Digital Electronics 6 8.2 FPLA 组合电路和时序电路结构的通用形式 可编程的“或”阵列 可编程的“与”阵列 +
8.3PAL（ProgrammableArrayLogic)8.3.1PAL的基本电路结构、基本结构形式可编程“与”阵列上宁“”陈列输山逻摄阵陈发或逻辑阵列电路乘积项月一最简单的形式为2A乘积项BIY1乘积项BBD-Y编程单元14—之出厂时，乘积项2所有的交又点均有Digital Electronics
Digital Electronics 7 8.3 PAL（Programmable Array Logic） 8.3.1 PAL的基本电路结构 一、基本结构形式 可编程“与”阵列+固定“或”阵列+输出 电路 最简单的形式为： 二、编程单元 出厂时， 所有的交叉点均有熔丝
8.3.2PAL的输出电路结构和反馈形式专用输出结构X乘积项-7乘积项B.乘积项A乘积项I.-用途：产生组合逻辑电路Digital Electronics
Digital Electronics 8 8.3.2 PAL的输出电路结构和反馈形式 一. 专用输出结构 用途：产生组合逻辑电路
可编程输入/输出结构01234567H-1/0voGII,---1/02G2I2—AG3用途：组合逻辑电路有三态控制可实现总线连接可将输出作输入用9Digital Electronics
Digital Electronics 9 二. 可编程输入/输出结构 用途：组合逻辑电路， 有三态控制可实现总线连接 可将输出作输入用