入非稳定状态或无逻辑意义状态。 用或非门或与非门代替驱动器或倒相器,可实 现能改变存储内容的单元存储电路,称之为锁存 器( Latch)。利用锁存器便可进一步构造出用于 存储与记忆的各种类型高性能触发器(Fip Flops)。 4.2锁存器与触发器(参考书页P82-98) 4.21锁存器 SR锁存器 S RQ Q R (Reset) 010 100 Set state 0 110 Reset state 000 S(Set) Undefined (a)逻辑图 (b)功能表 图44或非门构成SR锁存器 SR高有效。常0,同为0,保持原态。S置 1,R置0。应用中SR不同时变化,避免同时为 1。同时为1,无逻辑意义
入非稳定状态或无逻辑意义状态。 用或非门或与非门代替驱动器或倒相器，可实 现能改变存储内容的单元存储电路，称之为锁存 器（Latch）。利用锁存器便可进一步构造出用于 存储与记忆的各种类型高性能触发器（Flip－ Flops）。 4.2 锁存器与触发器（参考书页 P82－98） 4.21 锁存器 SR 锁存器 R(Reset) S(Set) Q Q （a）逻辑图 （b）功能表 图 4.4 或非门构成 SR 锁存器 SR 高有效。常 0，同为 0，保持原态。S 置 1，R 置 0。应用中 SR 不同时变化，避免同时为 1。同时为 1，无逻辑意义。 S R Q ˉQ 1 0 1 0 Set state 0 0 1 0 0 1 0 1 Reset state 0 0 0 1 1 1 0 0 Undefined
sRQ更Q 图45SR锁存器特性逻辑模拟 SR锁存器 RQ Q S(Set) 00111 Set state Reset state R(Reset) Undefined (a)逻辑图 (b)功能表 图4.6与非门构成SR锁存器 SR低有效。常1。同时为1,保持原态。S 置1,R置0。应用中SR避免同时为0。SR同 时为0,无逻辑意义
图 4.5 SR 锁存器特性逻辑模拟 SR 锁存器 R(Reset) S(Set) Q Q （a）逻辑图 （b）功能表 图 4.6 与非门构成 SR 锁存器 SR 低有效。常 1。同时为 1，保持原态。S 置 1，R 置 0。应用中 SR 避免同时为 0。SR 同 时为 0，无逻辑意义。 S R Q ˉQ 0 1 1 0 Set state 1 1 1 0 1 0 0 1 Reset state 1 1 0 1 0 0 1 1 Undefined Q Q R S
带输入控制R锁存器(钟控) C S R Next state of Q No change Q=0; Reset state Q=l; Set stat Undefined R- (a)逻辑图 (b)功能表 图4.7输入控制SR锁存器 此电路非常重要,其是构成触发器的基础。 有时称之为SR触发器,不严格。 D锁存器 为消除输入同时为1。 C D Next state of Q No change Q=0; Reset state Q=1; Set state R (a)逻辑图 (b)功能表 图48D锁存器
带输入控制 SR 锁存器 （钟控） R S Q Q C （a）逻辑图 （b）功能表 图 4.7 输入控制 SR 锁存器 此电路非常重要，其是构成触发器的基础。 有时称之为 SR 触发器，不严格。 D 锁存器 为消除输入同时为 1。 D QQ C SR （a）逻辑图 （b）功能表 图 4.8 D 锁存器 C S R Next state of Q 0 X X No change 1 0 0 No change 1 0 1 Q=0;Reset state 1 1 0 Q=1;Set state 1 1 1 Undefined C D Next state of Q 0 X No change 1 0 Q=0;Reset state 1 1 Q=1;Set state
传输门D锁存器 用于ⅥLS|电路。(补) D TG Q 图49传输门D锁存器 C=1,数据D串至Q,C=0,保持Q,与外 界断开。 锁存器各种类型的不同取决于控制输入的 腿数和改变状态的方式不同。锁存器可直接用于 逻辑电路,但主要用于构造触发器。 4.22触发器 当锁存器被用于时序电路的存储器件时将 产生严重问题。在其使能期间电路状态将连续变 化,不能“记住”次态并处于稳态。其原因是锁 存器在被激活期间,输出跟随输入变化,即锁存 器是透明的。 解决问题的关键是防止“透明”。即要使记 忆电路在使能与不使能时,输出与输入均是断开
传输门 D 锁存器 用于 VLSI 电路。（补） D QQ C TG TG 图 4.9 传输门 D 锁存器 C=1,数据 D 串至 Q，C＝0，保持 Q，与外 界断开。 锁存器各种类型的不同取决于控制输入的 腿数和改变状态的方式不同。锁存器可直接用于 逻辑电路，但主要用于构造触发器。 4.22 触发器 当锁存器被用于时序电路的存储器件时将 产生严重问题。在其使能期间电路状态将连续变 化，不能“记住”次态并处于稳态。其原因是锁 存器在被激活期间，输出跟随输入变化，即锁存 器是透明的。 解决问题的关键是防止“透明”。即要使记 忆电路在使能与不使能时，输出与输入均是断开 Q Q