51.3微型计算机的基本工作方法 NMl:不可屏蔽中断申请信号,输入、上升沿有效 不可屏蔽中断申请不受中断允许标志F的影响,一旦从 NM|引脚收到 正跳变触发信号,CPU在当前指令执行 完成,便自动引起一个类型码为2的中断,并转入执行与 中断类型码相对应的不可屏蔽中断服务程序 NTR:可屏蔽中断申请信号,输入、高电平有效 受cPU内部中断允许标志位的控制。。CPU用ST指令可 使中断允许标志置1,用CL指令可使|清0,从而可实 现中断允许或屏蔽 RESET:复位信号,输入、高电平有效。 退出
5.1.3 微型计算机的基本工作方法 NMI：不可屏蔽中断申请信号，输入、上升沿有效。 不可屏蔽中断申请不受中断允许标志IF的影响，一旦从 NMI引脚收到一个正跳变触发信号，CPU在当前指令执行 完成，便自动引起一个类型码为2的中断，并转入执行与 中断类型码相对应的不可屏蔽中断服务程序。 INTR：可屏蔽中断申请信号，输入、高电平有效。 受CPU内部中断允许标志位的控制。。CPU用STI指令可 使中断允许标志IF置1，用CLI指令可使IF清0，从而可实 现中断允许或屏蔽。 RESET：复位信号，输入、高电平有效。 退 出
READY:准备就绪信号,输入、高电平有效。CPU 在每个总线周期的T3状态检测 Ready信号线,如果 Ready 为低电平,表示数据末准备好,则在T3状态结束后CPU 插入一个或几个TW等待状态,直到 Ready信号有效后, 才进入T4状态,完成数据传送过程。 TEST:测试信号,输入、低电平有效。TEST信号 是和等待指令WAT配合使用的信号 QS1、Qs0:指令队列状态信号,输出,高电平有效 这两个信号的组合用来指示CPU中指令队列的当前状态 QS1、QS0的代码组合与对应的操作定义如表51所示。 S2、S1、Sθ:总线周期状态信号,三态、输出。在 最大模式系统中,总线周期状态信号S2、S1、S0用来指 示当前总线周期所进行的操作类型。S2、S1、S0的编码 与总线操作类型的对应关系如表52所示。 退出 5.1.3
5.1.3 READY：准备就绪信号，输入、高电平有效。CPU 在每个总线周期的T3状态检测Ready信号线，如果Ready 为低电平，表示数据末准备好，则在T3状态结束后CPU 插入一个或几个TW等待状态，直到Ready信号有效后， 才进入T4状态，完成数据传送过程。 TEST：测试信号，输入、低电平有效。TEST信号 是和等待指令WAIT配合使用的信号。 QS1、QS0：指令队列状态信号，输出，高电平有效。 这两个信号的组合用来指示CPU中指令队列的当前状态。 QS1、QS0的代码组合与对应的操作定义如表5.1所示。 S2、S1、S0：总线周期状态信号，三态、输出。在 最大模式系统中，总线周期状态信号S2、S1、S0用来指 示当前总线周期所进行的操作类型。S2、S1、S0的编码 与总线操作类型的对应关系如表5.2所示。 退 出
LOCK:总线封锁信号,三态、输出、低电平有效。LOCK信号 可由指令前缀LOCK来设置 RQGT0、RQGT1:总线请求信号(输入)/总线请求允许 (输出),双向、低电平有效。在最大模式中,这两个信号用来供 CPU以外的两个协处理器发出总线请求(RQ)和接收CPU对其总线 请求信号的响应信号(GT0,GT1)。其中 RQ/GTO比RQGT1有更高 的优先级 RD:读信号,三态、输出、低电平有效。RD信号有效,表示 CPU正在对存储器或|/O端口进行读操作。 MNMX:最小/最大工作模式控制信号,输入。当MN/MX接 高电平时,则C門U工作在最小模式。当MN/MX接低电平时,则cPU 工作在最大模式。 ssO:系统状态输出信号,输出。在最小模式下,该信号与其它 两个信号一起反应8088总线操作类型。在最大模式下,该引脚输出恒 为高电平。 退出 5.1.3
5.1.3 LOCK：总线封锁信号，三态、输出、低电平有效。LOCK信号 可由指令前缀LOCK来设置。 RQ/GT0、RQ/GT1：总线请求信号（输入）／总线请求允许 （输出），双向、低电平有效。在最大模式中，这两个信号用来供 CPU以外的两个协处理器发出总线请求（RQ）和接收CPU对其总线 请求信号的响应信号（GT0，GT1）。其中RQ/GT0比RQ/GT1有更高 的优先级。 RD：读信号，三态、输出、低电平有效。RD信号有效，表示 CPU正在对存储器或I／O端口进行读操作。 MN/MX：最小／最大工作模式控制信号，输入。当MN／MX接 高电平时，则CPU工作在最小模式。当MN／MX接低电平时，则CPU 工作在最大模式。 SSO：系统状态输出信号，输出。在最小模式下，该信号与其它 两个信号一起反应8088总线操作类型。在最大模式下，该引脚输出恒 为高电平。 退 出
514电源和时钟 CLK:时钟信号,输入 Vcc、GND:8086/8088CPU需要的电源∨cc为 +5V,GND为地线 退出
5.1.4 电源和时钟 CLK：时钟信号，输入。 Vcc、GND：8086／8088 CPU需要的电源Vcc为 +5V，GND为地线。 退 出
第二节总线控制逻辑 521总线的缓冲与分离 、总线的分离 图52描述了8088微处理器的地址与数据线的分离。 在这种情况下,使用了两片74LS373锁存器来分离地址/ 数据总线AD7~AD0和地址状态线A19S6~A16/S3 二、总线的缓冲 如果任一总线引线上负载超过10个芯片,则整个 8088系统必须经过缓冲。图53描述了8088微处理器总 线的缓冲。 退出
第二节 总线控制逻辑 5.2.1 总线的缓冲与分离 退 出 一、总线的分离 图5.2描述了8088微处理器的地址与数据线的分离。 在这种情况下，使用了两片74LS373锁存器来分离地址/ 数据总线AD7～AD0和地址/状态线A19/S6～A16/S3。 二、总线的缓冲 如果任一总线引线上负载超过10个芯片，则整个 8088系统必须经过缓冲。图5.3描述了8088微处理器总 线的缓冲