第五章同步时序电路的分析 时序电路( sequential circuit):电路某一时刻的稳定输出 不仅取决于当前输入( presentinput),还取决于过去输入 ( past input。触发器作为记忆元件保存了过去的输入 ■现态与次态:过去的输入用触发器的内部状态来表示,称为 现态( present state);当前输入之后转变后的状态称谓次态 next state)。时序电路在外部激励下改变状态,因此,时 序电路就是有限状态自动机。 ■在描述触发器功能时,我们用了Q表示现态,Q表示次态。 下面我们会用更一般的描述,Qn表示现态,Qn+表示次态
第五章同步时序电路的分析 ◼ 时序电路(sequential circuit)：电路某一时刻的稳定输出 不仅取决于当前输入(present input )，还取决于过去输入 (past input)。触发器作为记忆元件保存了过去的输入。 ◼ 现态与次态：过去的输入用触发器的内部状态来表示，称为 现态(present state);当前输入之后转变后的状态称谓次态 (next state)。时序电路在外部激励下改变状态，因此，时 序电路就是有限状态自动机。 ◼ 在描述触发器功能时，我们用了Q0表示现态，Q表示次态。 下面我们会用更一般的描述，Qn表示现态，Qn＋1表示次态
同步时序与异步时序 同步( synchronous时序电路: 系统中使用统一的时钟( clock),指挥各部件操作 只有约定时钟到来,触发器才能改变状态 个脉冲只能改变一次状态 异步( asynchronous时序电路: 系统中没有统一的时钟( unclocked,free running 电路状态的改变是由输入信号引起的
同步时序与异步时序 ◼ 同步(synchronous)时序电路: – 系统中使用统一的时钟(clock)，指挥各部件操作 – 只有约定时钟到来，触发器才能改变状态 – 一个脉冲只能改变一次状态 ◼ 异步(asynchronous)时序电路: – 系统中没有统一的时钟(unclocked, free running ) – 电路状态的改变是由输入信号引起的
时序电路的结构框图 Xn 组合逻辑电路 内部输入 内部输出 记忆电路 例:位串行加法器ⅹ Fi Yi FA cp
时序电路的结构框图 组合逻辑电路 记忆电路 … … … … … … X1 Xn Zm Z1 内部输入 内部输出 例:1位串行加法器 FA Ci Fi Yi Xi cp Ci-1 Ci
同步时序电路的结构框图 输出只与状态有关:“ Moore自动机” 输入(D输入逻辑激励变量(E)存储元件 输出逻辑输出(O) f CLK M (S) 状态变量 输出与输入和状态都有关:“ Mealy自动机” 输入(I) 输入逻辑激励变量(E】存储元件L输出逻辑|输出(O) f CLK M g 状态变量
同步时序电路的结构框图 输入逻辑 (f) 存储元件 M 输出逻辑 (g) 输出(O) CLK (S) 输入 激励变量(E) (I) 状态变量 输入逻辑 (f) 存储元件 M 输出逻辑 (g) 输出(O) CLK (S) 激励变量(E) 状态变量 输入(I) 输出只与状态有关：“Moore自动机” 输出与输入和状态都有关：“Mealy自动机
1同步时序电路结构:同步计数器 Q Q 2 O QQ Q CP D CP D CP D CP D2=Q1,D1=Q。,D。=Q2,(逻辑功能?) Q 电路特点 统一时钟; 计数延迟与 岛888 CP D 位数无关。 CP D2=Q1,D1=Q。,D。=Q2,(逻辑功能?)
1.同步时序电路结构：同步计数器 Q CP D Q Q CP D Q Q CP D Q Q CP D Q Q CP D Q Q CP D Q CP CP Q2 Q1 Q0 Q2 Q1 Q0 D2 ＝Q1， D1 ＝Q0， D0 ＝Q2， D2 ＝Q1， D1 ＝Q0， D0 ＝Q2， (逻辑功能？) （逻辑功能？） 电路特点： 统一时钟; 计数延迟与 位数无关