第三带可編蜜舞陴列(PLA) ROM:与阵列是固定的,是不可编程的,叫做完全译码器, 如果有n位地址输入,与阵列就必须存储2n个最小项。或阵列 根据需要是可编程的。 ROM的缺点:不使用的最小项占用存储容量。 PLA特点与阵列、或阵列都是可编程的,不使用的最 小项不占用存储容量。 一、PLA的结构与工作原理 地址码与阵列与阵列存放的不是最小项,而是与项 逻辑函数不用最小项之和表达式,而 是用最简与-或表达式。 或阵列位线》与项相加,可编程
ROM:与阵列是固定的，是不可编程的，叫做完全译码器， 如果有n位地址输入，与阵列就必须存储2 n个最小项。或阵列 根据需要是可编程的。 ROM的缺点：不使用的最小项占用存储容量。 PLA特点:与阵列、或阵列都是可编程的，不使用的最 小项不占用存储容量。 一、PLA的结构与工作原理 地址码 与阵列 字 线 或阵列 位线 与阵列存放的不是最小项，而是与项。 与项相加，可编程 逻辑函数不用最小项之和表达式，而 是用最简与－或表达式
例:用PA实现4位二进制到格雷码的转换。 解:1、列状态转换真值表 2、写出逻辑函数最简与一或式。 A|B「c|Dw|XYz 写出与-或表达式有几种方法? 0000000|0 000 0001 ★卡诺图法。 0010001 ★直接观擦法。 0010 WEA 000110 地址译码器输 0 0111 X=AB=AB+AB出字线是7个 10010 Y=BAC=BC+BC与项而不是最 10 Z=c⊕D=CD+CD小项。 0001100 001 令字线:=AB3=BCB6=CD 01011 P=AB P=BC P=AB P=CD 0010 01 10100 格雷码N=2=P+P6 = 输出:X=P1+F 4≯會
例：用PLA实现4位二进制到格雷码的转换。 A B C D W X Y Z 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 0 1 1 1 0 1 0 0 1 0 0 0 1 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 0 0 0 解：1、列状态转换真值表 2、写出逻辑函数最简与－或式。 写出与－或表达式有几种方法？ ★卡诺图法。 ★直接观擦法。 W=A X=A⊕B Y=B⊕C Z=C⊕D = AB + AB = BC + BC = CD +CD 地址译码器输 出字线是7个 与项而不是最 小项。 令字线： P0 = A P1 = AB P2 = AB P3 = BC P4 = BC P5 = CD P6 = CD W=P0 X=P1+P2 Y=P3+P4 Z=P5+P6 格雷码 输出：
3、画PLA阵列图 ★有几个与项画几条字线 ★4个地址变量,八条线 原、反变量都需要。 P=A P=AB P=AB P=BC P=CD P=CD B 与阵列存储容量为:8X7=56 B ★或阵列是与项相加 或阵列存储容量为:4X7=28 D D 总存储容量为:84 WW=Po同样一个码制变换电 XX=P1+P2路,ROM占用192个 FYR3+4存储单元,而PLA只 z=P+P 占用84个存储单元。 用同样的硅片面积門A可以实现更多逻辑功能
★4个地址变量，八条线， 原、反变量都需要。 A A B B C C D D ★有几个与项画几条字线。 P0 = A P1 = AB P2 = AB P3 = BC P4 = BC P5 = CD P6 = CD P0 P1 P2 P3 P4 P5 P6 3、画PLA阵列图 W=P0 X=P1+P2 Y=P3+P4 Z=P5+P6 W X Y Z 与阵列存储容量为：8X7=56 或阵列存储容量为：4X7=28 总存储容量为：84 同样一个码制变换电 路，ROM占用192个 存储单元，而PLA只 占用84个存储单元。 用同样的硅片面积PLA可以实现更多逻辑功能。 ★或阵列是与项相加
、用[A设计时序电路 外输入用PLA实现 外输出 组合电路 用触发器网络实现 存储电路 R 触发器网络包含若干个触发器,触发器输入接收 PLA或阵列输出信号,触发器网络输出反馈到PLA与 阵列的输入,与外输入共同决定外输出
用PLA实现 组合电路 用触发器网络实现 存储电路 外输入 外输出 内 输 出 内 输 入 CP RD 触发器网络包含若干个触发器，触发器输入接收 PLA或阵列输出信号，触发器网络输出反馈到PLA与 阵列的输入，与外输入共同决定外输出