·外部存储器总线接口描述 接口引脚描述： 引脚名 类型 引脚描述 D[31:0] 输入输出 外部存储器数据线 A23:0] 输出 外部存储器地址线 OE 输出 输出使能信号，低有效 BLS 输出 字节定位选择信号，低有效 WE 输出 写使能信号，低有效 CS3:0] 输出 芯片选择信号，低有效 这些引脚与P1、P2和P3口GPIO功能复用，所 以在使用外部总线前首先要正确设置PINSEL2寄存 器。可以在硬件上对引脚B○○T1:0设定，复位时 微处理器自动初始化PINSEL2。或者在软件上字节 初始化PINSEL2,这只适用于片内FLASH引导程序 运行的系统中
• 外部存储器总线接口描述 引脚名 类型 引脚描述 D[31:0] 输入/输出 外部存储器数据线 A[23:0] 输出 外部存储器地址线 OE 输出 输出使能信号，低有效 BLS 输出 字节定位选择信号，低有效 WE 输出 写使能信号，低有效 CS[3:0] 输出 芯片选择信号，低有效 接口引脚描述： 这些引脚与P1、P2和P3口GPIO功能复用，所 以在使用外部总线前首先要正确设置PINSEL2寄存 器。可以在硬件上对引脚BOOT1:0设定，复位时 微处理器自动初始化PINSEL2。或者在软件上字节 初始化PINSEL2，这只适用于片内FLASH引导程序 运行的系统中
·外部存储器总线接口描述 外部存储器读访问典型波形： XCLK cs OE WE/BLS Addr 有效地址 Data 变化数据 有效数据 经过一个等待状态后，存储器输出有效数据。 外部存储器写访问典型波形： XCLK cs OE WE/BLS Addr 有效地址 Data 有效数据
XCLK CS OE WE/BLS Addr Data 外部存储器读访问典型波形： • 外部存储器总线接口描述 外部存储器写访问典型波形： XCLK CS OE WE/BLS Addr Data 有效数据 有效地址 有效地址 变化数据 有效数据 经过一个等待状态后，存储器输出有效数据
5.6外部存储器控制器(EMC) ·相关寄存器 外部存储器控制器包合4个寄存器，它们分别 对应一个存储器组。通过这些寄存器，可以分别 设置每个存储器组读写访问之间插入的等待周期 个数、每个存储器组的总线宽度等。 名称 描述 访问 复位值 地址 BCFG 存储器组0的配置寄存器 读/写 0x2000 0xFFE00000 0 FBEF BCFG 存储器组1的配置寄存器 读/写 0x2000 0xFFE00004 1 FBEF BCFG 存储器组2的配置寄存器 读/写 0x1000 0xFFE00008 2 FBEF R。EC 左法與阳的西己署客左提 诗写 0×0000
5.6 外部存储器控制器（EMC） • 相关寄存器 外部存储器控制器包含4个寄存器，它们分别 对应一个存储器组。通过这些寄存器，可以分别 设置每个存储器组读写访问之间插入的等待周期 个数、每个存储器组的总线宽度等。 名称 描述 访问 复位值 地址 BCFG 0 存储器组0的配置寄存器 读/写 0x2000 FBEF 0xFFE0 0000 BCFG 1 存储器组1的配置寄存器 读/写 0x2000 FBEF 0xFFE0 0004 BCFG 2 存储器组2的配置寄存器 读/写 0x1000 FBEF 0xFFE0 0008 BCFG 存储器组3的配置寄存器 读/写 0x0000 0xFFE0 000C
5.6外部存储器控制器(EMC) ·相关寄存器 存储器组配置寄存器0~3(BCFG0~3): 位 23:16 15:11 10 9:5 4 3:0 功能 保留 WST2 RBLE WST1 保留 IDCY 位 31:30 29:28 27 26 25 24 功能 BUSER AT MW BM WP WPER R R IDCY:在两个存储器组之间切换访问时，为了避免器件间的总线竞争，需 要插入空闲的CCLK周期，该域控制着这个周期数。 计算公式为：空闲CCLK周期数=IDCY+1;(IDCY的复位值为15)
5.6 外部存储器控制器（EMC） • 相关寄存器 位 31:30 29:28 27 26 25 24 功能 AT MW BM WP WPER R BUSER R 位 23:16 15:11 10 9:5 4 3:0 功能 保留 WST2 RBLE WST1 保留 IDCY 存储器组配置寄存器0～3（BCFG0～3）： IDCY：在两个存储器组之间切换访问时，为了避免器件间的总线竞争，需 要插入空闲的CCLK周期，该域控制着这个周期数。 计算公式为：空闲CCLK周期数 ＝ IDCY +1；（IDCY的复位值为15）
5.6外部存储器控制器(EMC) ·相关寄存器 存储器组配置寄存器0~3(BCFG0~3): 位 23:16 15:11 10 9:5 4 3:0 功能 保留 WST2 RBLE WST1 保留 IDCY 位 31:30 29:28 27 26 25 24 功能 WPER BUSER AT MW BM WP R R WST1:一些慢速的外部存储器可能不能适应EMC最高速度的读操作，所以需 要在读周期中插入若干个空闲等待周期，以降低读操作的速度。该域控制 着读周期中插入的空闲CCLK周期数。 计算公式为：读操作周期长度=WST1+3;(WST1的复位值为15)
5.6 外部存储器控制器（EMC） • 相关寄存器 位 31:30 29:28 27 26 25 24 功能 AT MW BM WP WPER R BUSER R 位 23:16 15:11 10 9:5 4 3:0 功能 保留 WST2 RBLE WST1 保留 IDCY 存储器组配置寄存器0～3（BCFG0～3）： WST1：一些慢速的外部存储器可能不能适应EMC最高速度的读操作，所以需 要在读周期中插入若干个空闲等待周期，以降低读操作的速度。该域控制 着读周期中插入的空闲CCLK周期数。 计算公式为：读操作周期长度 ＝ WST1 + 3；（WST1的复位值为15）