VHD概述 ★ⅤHDL语言的主要优点 ◆是一种多层次的硬件描述语言,覆盖面广,描述能 力强。即设计的原始描述可以是非常简练的描述, 经过层层细化求精,最终成为可直接付诸生产的电 路级或版图参数描述,整个过程都可以在ⅤHDL的 环境下进行。 ◆VHDL有良好的可读性,即可以被计算机接受,也 容易被理解用ⅤHDL书写的原文件,即是程序,又 是文档,即是技术人员之间交换信息的文件,又可 作为合同签约者之间的文件
★ VHDL语言的主要优点 ◆ 是一种多层次的硬件描述语言，覆盖面广，描述能 力强。即设计的原始描述可以是非常简练的描述， 经过层层细化求精，最终成为可直接付诸生产的电 路级或版图参数描述，整个过程都可以在VHDL的 环境下进行。 ◆ VHDL 有良好的可读性，即可以被计算机接受，也 容易被理解用VHDL 书写的原文件，即是程序，又 是文档，即是技术人员之间交换信息的文件，又可 作为合同签约者之间的文件
VHD概述 ★ⅤHDL语言的主要优点 ◆VHDL本身的生命期长。因为ⅤHDL的硬件描述与工艺 技术无关,不会因工艺变化而使描述过时。与工艺技术 有关的参数可通过VHDL提供的属性加以描述,工艺改 变时,只需修改相应程序中的属性参数即可。 ◆支持大规模设计的分解和已有设计的再利用。一个大规 模设计不可能一个人独立完成,它将由多人、多项目组 来共同完成。VHDL为设计的分解和设计的再利用提供 了有力的支持。 ◆VHDL已成为IEEE承认的一个工业标准,事实上已成 为通用硬件描述语言
◆ VHDL本身的生命期长。因为VHDL的硬件描述与工艺 技术无关，不会因工艺变化而使描述过时。与工艺技术 有关的参数可通过VHDL提供的属性加以描述，工艺改 变时，只需修改相应程序中的属性参数即可。 ◆ 支持大规模设计的分解和已有设计的再利用。一个大规 模设计不可能一个人独立完成，它将由多人、多项目组 来共同完成。VHDL为设计的分解和设计的再利用提供 了有力的支持。 ◆ VHDL已成为IEEE承认的一个工业标准，事实上已成 为通用硬件描述语言。 ★ VHDL语言的主要优点
一、ⅦD的基本组成 参数部分—程序包 VHDL语言 接口部分一设计实体 描述部分—结构体
一 、VHDL的基本组成 VHDL 语言 参数部分——程序包 接口部分—设计实体 描述部分—结构体
(=)参 设计中的子程 序和公用数据类型 的集合。 TE标准的标汁调用程序包 程序包 语句 设计者自身设计 调用数据类型标准程序包 LIBRARY ieee 标准程序包 定义程序包 USE ieee std logic 1164 放在ⅤHDL程序的最前面,表示以后在实体或结构 体中要用到数据类型包中的数据类型
LIBRARY ieee; USE ieee.std_logic_1164.all; （一）参数部分——程序包 程序包 IEEE标准的标准程序包 设计者自身设计的程序包 设计中的子程 序和公用数据类型 的集合。 调用数据类型标准程序包的VHDL语言描述 放在VHDL程序的最前面，表示以后在实体或结构 体中要用到数据类型包中的数据类型。 调用程序包 语句 标 准 程 序 包 定 义 程 序 包
1(=)接口音 个模块中仅有 个设计实体。 设计实体提供设计模块的公共信息,是VHDL 设计电路的最基本部分。 ⅤHDL实体的描述方法: 调用程序包 语句 ENTITY kXor s PORT(al,bl: IN std 实体 cl: oUT sto及实 体声 END kxor: 明语 定义程序 句 标准程序包 包
(二）接口部分—设计实体 kxor a1 b1 c1 设计实体 提供设计模块的公共信息，是VHDL 设计电路的最基本部分。 VHDL实体的描述方法： ENTITY kxor IS PORT(a1,b1:IN std_logic; c1:OUT std_logic); END kxor; 一个模块中仅有一 个设计实体。 调用程序包 语句 标 准 程 序 包 定 义 程 序 包 实体 及实 体声 明语 句