C2: PROCESS(a, b) BEGIN IF a=0 and b=0 then s<=0; ELSIF aE1 AND b=1 THen s≤=0 ELSE s≤=1 END F. END PROCESS C2 END beh ha 说明:1)进程语句属于并行语句; 2)进程语句内部由顺序语句构成; 16
16 c2:PROCESS(a,b) BEGIN IF a='0' AND b='0' THEN s<='0'; ELSIF a='1' AND b='1' THEN s<='0'; ELSE s<='1' END IF; END PROCESS c2; END beh1_ha; 说明：1）进程语句属于并行语句； 2）进程语句内部由顺序语句构成；
半加器构造体的另一种行为描述方式: arChiteCtUrE beh2 ha of half adder is BEGIN PROCESS(a, b) BEGIN IF a=0'AND b=0 THEN C<="0;s<="0’; ELSEIF a=1 AND b=1 THEN C<='1';s<="0 ELSE 0’;s≤="1 END IF. END PROCESS END beh2 ha; 17
17 ARCHITECTURE beh2_ha OF half_adder IS BEGIN PROCESS(a,b) BEGIN IF a='0' AND b='0' THEN c<='0'; s<='0'; ELSEIF a='1' AND b='1' THEN c<='1';s<='0'; ELSE c<='0'; s<='1'; END IF; END PROCESS; END beh2_ha; 半加器构造体的另一种行为描述方式：
2寄存器传输(RTL描述方式(数据流描述方式) 反映了从输入数据到输出数据之间所发生的逻辑 变换,一般采用与寄存器硬件一一对应的直 接描述。 由半加器的真值表可导出输出函数: & 18
18 2.寄存器传输(RTL)描述方式(数据流描述方式) 反映了从输入数据到输出数据之间所发生的逻辑 变换，一般采用与寄存器硬件一一对应的直 接描述。 & =1 a b c s 由半加器的真值表可导出输出函数：
a & ARCHITECTURE rtl ha of half adder is BEGIN s<=a XOrb; c<=a AND b; END rtl ha 19
19 ARCHITECTURE rtl_ha OF half_adder IS BEGIN s<=a XOR b ; c<=a AND b ; END rtl_ha; & =1 a b c s
3结构化描述方式 给出实体内部结构,即所含的元件及其互连 关系以及实体与外部引线的对应关系 采用结构化描述方式,其结构清晰,且能做到圖 与电原理图中所画的器件一一对应。 20
20 3.结构化描述方式 采用结构化描述方式，其结构清晰，且能做到 与电原理图中所画的器件一一对应。 给出实体内部结构，即所含的元件及其互连 关系以及实体与外部引线的对应关系