3)寄存器输出结构 CLK OE Q1 F 图8.3.6PAL的寄存器输出结构 特点了可以存储与或况辑阵列输出的状态
３）寄存器输出结构 图8.3.6 PAL的寄存器输出结构 特点 可以存储与-或逻辑阵列输出的状态， 能很方便地组成各种时序逻辑电路
4)异或输出结构 CLK OE FF 1 I1-DS Q FF2 图837PAL的异或输出结构 特点便于对与或逻辑阵列输出的函数求反,还可 以实现对寄存器状态进行保持的操作
４）异或输出结构 图8.3.7 PAL的异或输出结构 特点 便于对与-或逻辑阵列输出的函数求反，还可 以实现对寄存器状态进行保持的操作