第六章时序逻辑电路 时序逻辑电路简称时序电路,与组合逻辑电路并驾齐驱,是数字电路两大重要分支 之一。本章首先介绍时序逻辑电路的基本概念、特点及时序逻辑电路的一般分析方法 然后重点讨论典型时序逻辑部件计数器和寄存器的工作原理、逻辑功能、集成芯片及其 使用方法及典型应用。最后简要介绍同步时序逻辑电路的设计方法。 6.1时序逻辑电路的基本概念 时序逻辑电路的结构及特点 时序逻辑电路——电路任何一个时刻的输出状态不仅取决于当时的输入信号,还与 电路的原状态有关 时序电路中必须含有具有记忆能力的存储器件。存储器件的种类很多,如触发器 延迟线、磁性器件等,但最常用的是触发器。 由触发器作存储器件的时序电路的基本结构框图如图6.1.1所示,一般来说,它由 组和电路和触发器两部分组成 输入Ⅺ1 21输出 信号若 组合电路 2信号 触发器 触发器 触发器 输出信号 输入信号 图.1.1辊格图 二.时序逻辑电路的分类 按照电路状态转换情况不同,时序电路分为同步时序电路和异步时序电路两大类 按照电路中输出变量是否和输入变量直接相关,时序电路又分为米里( Mealy)型电 路和莫尔(More)型电路。米里型电路的外部输出Z既与触发器的状态Q有关,又与 外部输入X有关。而莫尔型电路的外部输出Z仅与触发器的状态￠有关,而与外部输 入X无关。 6.2时序逻辑电路的一般分析方法 分析时序逻辑电路的一般步骤
第六章 时序逻辑电路 时序逻辑电路简称时序电路，与组合逻辑电路并驾齐驱，是数字电路两大重要分支 之一。本章首先介绍时序逻辑电路的基本概念、特点及时序逻辑电路的一般分析方法。 然后重点讨论典型时序逻辑部件计数器和寄存器的工作原理、逻辑功能、集成芯片及其 使用方法及典型应用。最后简要介绍同步时序逻辑电路的设计方法。 6.1 时序逻辑电路的基本概念 一．时序逻辑电路的结构及特点 时序逻辑电路——电路任何一个时刻的输出状态不仅取决于当时的输入信号，还与 电路的原状态有关。 时序电路中必须含有具有记忆能力的存储器件。存储器件的种类很多，如触发器、 延迟线、磁性器件等，但最常用的是触发器。 由触发器作存储器件的时序电路的基本结构框图如图 6.1.1 所示，一般来说，它由 组和电路和触发器两部分组成。 组合电路 触发器 电路 X1 Xi Z1 Zj Q1 Qm D1 Dm … … … … 输入 信号 信号 输出 触发器 触发器 输出信号 输入信号 CP 图6 .1.1 时序逻辑电路框图 二． 时序逻辑电路的分类 按照电路状态转换情况不同，时序电路分为同步时序电路和异步时序电路两大类。 按照电路中输出变量是否和输入变量直接相关，时序电路又分为米里（Mealy）型电 路和莫尔（Moore）型电路。米里型电路的外部输出 Z 既与触发器的状态 Qn有关，又与 外部输入 X 有关。而莫尔型电路的外部输出 Z 仅与触发器的状态 Qn 有关，而与外部输 入 X 无关。 6.2 时序逻辑电路的一般分析方法 一． 分析时序逻辑电路的一般步骤
1.根据给定的时序电路图写出下列各逻辑方程式: (1)各触发器的时钟方程 (2)时序电路的输出方程 (3)各触发器的驱动方程。 将驱动方程代入相应触发器的特性方程,求得各触发器的次态方程,也就是时序 罗辑电路的状态方程。 3.根据状态方程和输出方程,列出该时序电路的状态表,画出状态图或时序图 4.根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。 下面举例说明时序逻辑电路的具体分析方法 同步时序逻辑电路的分析举例 例621:试分析图622所示的时序逻辑电路 cIp 「IK}1 图622例621的逻辑电路图 解:由于图622为同步时序逻辑电路,图中的两个触发器都接至同一个时钟脉冲源 CP,所以各触发器的时钟方程可以不写 (1)写出输出方程: z=(X⊕Q")·Q (2)写出驱动方程: J (6.1.6a) J1=X⊕Q0 (3)写出K触发器的特性方程Q=JQ”+kQ”,然后将各驱动方程代入触发 器的特性方程,得各触发器的次态方程 0o=Jo2+Kg=(X 0 21 )2o Q1"=J1Q1"+K1Q”=(X⊕Q)·Q (6.1.7b) (4)作状态转换表及状态图 由于输入控制信号X可取1,也可取0,所以分两种情况列状态转换表和画状态图。 ①当X=0时。 将X=0代入输出方程(61.5)和触发器的次态方程(6.1.7),则输出方程简化为: z=Q;触发器的次态方程简化为:Q0"=QQ0,g"=QQ 设电路的现态为QQ=00,依次代入上述触发器的次态方程和输出方程中进行计
2 1．根据给定的时序电路图写出下列各逻辑方程式： （1）各触发器的时钟方程。 （2）时序电路的输出方程。 （3）各触发器的驱动方程。 2．将驱动方程代入相应触发器的特性方程，求得各触发器的次态方程，也就是时序 逻辑电路的状态方程。 3．根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。 4．根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。 下面举例说明时序逻辑电路的具体分析方法。 二．同步时序逻辑电路的分析举例 例 6.2.1：试分析图 6.2.2 所示的时序逻辑电路 1J 1K C1 ┌ ┌ 1J 1K C1 ┌ ┌ Q1 Q0 CP X Z =1 =1 =1 & FF1 FF0 1 1 图 6.2.2 例 6.2.1 的逻辑电路图 解：由于图 6.2.2 为同步时序逻辑电路，图中的两个触发器都接至同一个时钟脉冲源 CP，所以各触发器的时钟方程可以不写。 （1）写出输出方程： n n Z X Q1 Q0 ( ) （6.1.5） （2）写出驱动方程： n J0 X Q1 1 K0 （6.1.6a） n J1 X Q0 1 K1 （6.1.6b） （3）写出 JK 触发器的特性方程 n n n Q JQ KQ 1 ，然后将各驱动方程代入 JK 触发 器的特性方程，得各触发器的次态方程： n n n n n Q J 0 Q0 K0Q0 X Q1 Q0 1 0 ( ) （6.1.7a） n n n n n Q J 1Q1 K1Q1 X Q0 Q1 1 1 ( ) （6.1.7b） （4）作状态转换表及状态图 由于输入控制信号 X 可取 1，也可取 0，所以分两种情况列状态转换表和画状态图。 ①当 X=0 时。 将 X=0 代入输出方程（6.1.5）和触发器的次态方程（6.1.7），则输出方程简化为： n n Z Q1 Q0 ；触发器的次态方程简化为： n n n Q Q1 Q0 1 0 ， n n n Q Q0 Q1 1 1 。 设电路的现态为 00 1 0 n n Q Q ，依次代入上述触发器的次态方程和输出方程中进行计
算,得到电路的状态转换表如表62.1所示 根据表6.2.1所示的状态转换表可得状态转换图如图6.2.3所示。 表6.2.1X0时的状态表 现态 次态 输出 001 0 6.2.3X=0的卷图 ②当X=1时。 输出方程简化为:Z=1Q6 触发器的次态方程简化为:Q=Q"Q,Q=QQ 计算可得电路的状态转换表如表622所示,状态图如图624所示 表6.2.2=1时的状态表 现态 次 H g010 0 6.2.4X=1的卷图 00 将图6.2.3和图6.2.4合并起来,就是电路完整的状态图,如图6.2.5所示 (5)画时序波形图。 如图6.2.6所示 0/1 0/0 图.2.5镯2.1完恣 图626例621电路的时序波形图 (6)逻辑功能分析 该电路一共有3个状态00、01、10。当X=0时,按照加1规律从00→01→10→00
3 算，得到电路的状态转换表如表 6.2.1 所示。 根据表 6.2.1 所示的状态转换表可得状态转换图如图 6.2.3 所示。 ②当 X=1 时。 输出方程简化为： n n Z Q1 Q0 ； 触发器的次态方程简化为： n n n Q Q1 Q0 1 0 ， n n n Q Q0 Q1 1 1 计算可得电路的状态转换表如表 6.2.2 所示，状态图如图 6.2.4 所示。 将图 6.2.3 和图 6.2.4 合并起来，就是电路完整的状态图，如图 6.2.5 所示。 （5）画时序波形图。 如图 6.2.6 所示。 Q1 Q0 X CP Z 图 6.2.6 例 6.2.1 电路的时序波形图 （6）逻辑功能分析 该电路一共有 3 个状态 00、01、10。当 X=0 时，按照加 1 规律从 00→01→10→00 表 6.2.1 X=0 时的状态表 现 态 次态 输出 n Q1 n Q0 1 1 n Q 1 0 n Q Z 0 0 0 1 1 0 0 1 1 0 0 0 0 0 1 表 6.2.2 X=1 时的状态表 现 态 次态 输出 n Q1 n Q0 1 1 n Q 1 0 n Q Y 0 0 1 0 0 1 1 0 0 1 0 0 1 0 0 Q1Q0 00 01 10 /0 /0 /1 6.2.3 X=0时的状态图 Q /0 6.2.4 X=1时的状态图 /0 /1 01 1 00 10 Q0 00 01 10 0/0 0/0 0/1 1/1 1/0 1/0 图6 .2.5 例6. 2.1完整的状态图
循环变化,并每当转换为10状态(最大数)时,输出Z=1。当X1时,按照减1规律从 10→01→00→10循环变化,并每当转换为00状态(最小数)时,输出Z=1。所以该电路 是一个可控的3进制计数器,当X=0时,作加法计数,Z是进位信号:当X1时,作减 法计数,Z是借位信号 三.异步时序逻辑电路的分析举例 由于在异步时序逻辑电路中,没有统一的时钟脉冲,因此,分析时必须写出时钟方 例6.22:试分析图627所示的时序逻辑电路 ID 图627例622的逻辑电路图 解:(1)写出各逻辑方程式 时钟方程 CP=CP(时钟脉冲源的上升沿触发。) CP=Q(当FF的Q由0→1时,Q才可能改变状态,否则Q将保持原状态不变。) ②输出方程: Z=2 2o (6.1.8) ③各触发器的驱动方程: D=90D1=1 (6.1.9) (2)将各驱动方程代入D触发器的特性方程,得各触发器的次态方程: @o (CP由0→1时此式有效) (6.1.10a) D=Q1"(Q由0→1时此式有效) (6.1.10b) (3)作状态转换表、状态图、时序图 表623例622电路的状态转换表 现态 次态 输出 时钟脉冲 CPI CP 01 0
4 循环变化，并每当转换为 10 状态（最大数）时，输出 Z=1。当 X=1 时，按照减 1 规律从 10→01→00→10 循环变化，并每当转换为 00 状态（最小数）时，输出 Z=1。所以该电路 是一个可控的 3 进制计数器，当 X=0 时，作加法计数，Z 是进位信号；当 X=1 时，作减 法计数，Z 是借位信号。 三．异步时序逻辑电路的分析举例 由于在异步时序逻辑电路中，没有统一的时钟脉冲，因此，分析时必须写出时钟方 程。 例 6.2.2：试分析图 6.2.7 所示的时序逻辑电路 C1 FF0 ∧ 1D FF1 C1 ∧ 1D CP Q0 Q1 Z & 图 6.2.7 例 6.2.2 的逻辑电路图 解：（1）写出各逻辑方程式。 ①时钟方程： CP0=CP （时钟脉冲源的上升沿触发。） CP1=Q0（当 FF0的 Q0由 0→1 时，Q1才可能改变状态，否则 Q1将保持原状态不变。） ②输出方程： n n Z Q1 Q0 （6.1.8） ③各触发器的驱动方程： n D0 Q0 n D1 Q1 （6.1.9） （2）将各驱动方程代入 D 触发器的特性方程，得各触发器的次态方程： n n Q D0 Q0 1 0 （CP 由 0→1 时此式有效） （6.1.10a） 1 1 1 1 n n Q D Q （Q0由 0→1 时此式有效） （6.1.10b） （3）作状态转换表、状态图、时序图 表 6.2.3 例 6.2.2 电路的状态转换表 现态 次态 输出 时钟脉冲 n Q1 n Q0 1 1 n Q 1 0 n Q Z CP1 CP0 0 0 1 1 1 0 0 1 1 1 1 0 0 1 0 0 1 0 0 0 ↑ ↑ 0 ↑ ↑ ↑ 0 ↑
根据状态转换表可得状态转换图如图628所示,时序图如图629所 2,20 @"@ 图628例622电路的状态图 图629例62.2电路的时序图 (5)逻辑功能分析 由状态图可知:该电路一共有4个状态00、01、10、11,在时钟脉冲作用下,按照 减1规律循环变化,所以是一个4进制减法计数器,z是借位信号 6.3计数器 计数器——用以统计输入脉冲C个数的电路。 计数器的分类 按计数进制可分为二进制计数器和非二进制计数器。非二进制计数器中最典型的是 十进制计数器 按数字的增减趋势可分为加法计数器、减法计数器和可逆计数器。 按计数器中触发器翻转是否与计数脉冲同步分为同步计数器和异步计数器 二进制计数器 1.二进制异步计数器 (1)二进制异步加法计数器。 图6.3.1所示为由4个下降沿触发的JK触发器组成的4位异步二进制加法计数器 的逻辑图。图中〖K触发器都接成T’触发器(即JK=1)。最低位触发器FF的时钟脉 冲输入端接计数脉冲CP,其他触发器的时钟脉冲输入端接相邻低位触发器的Q端 o CP计数脉冲 图631由JK触发器组成的4位异步二进制加法计数器的逻辑图 由于该电路的连线简单且规律性强,无须用前面介绍的分析步骤进行分析,只需作 简单的观察与分析就可画出时序波形图或状态图,这种分析方法称为“观察法
5 根据状态转换表可得状态转换图如图 6.2.8 所示，时序图如图 6.2.9 所示。 Q /0 /0 /1 10 1 00 11 Q0 /0 01 Z Q1 CP Q0 图 6.2.8 例 6.2.2 电路的状态图 图 6.2.9 例 6.2.2 电路的时序图 （5）逻辑功能分析 由状态图可知：该电路一共有 4 个状态 00、01、10、11，在时钟脉冲作用下，按照 减 1 规律循环变化，所以是一个 4 进制减法计数器，Z 是借位信号。 6.3 计数器 计数器——用以统计输入脉冲 CP 个数的电路。 计数器的分类： 按计数进制可分为二进制计数器和非二进制计数器。非二进制计数器中最典型的是 十进制计数器。 按数字的增减趋势可分为加法计数器、减法计数器和可逆计数器。 按计数器中触发器翻转是否与计数脉冲同步分为同步计数器和异步计数器。 一．二进制计数器 1．二进制异步计数器 （1）二进制异步加法计数器。 图 6.3.1 所示为由 4 个下降沿触发的 JK 触发器组成的 4 位异步二进制加法计数器 的逻辑图。图中 JK 触发器都接成 T’触发器（即 J=K=1）。最低位触发器 FF0的时钟脉 冲输入端接计数脉冲 CP，其他触发器的时钟脉冲输入端接相邻低位触发器的 Q 端。 1J 1K C1 Q2 Q1 CP FF3 R ∧ 1K FF2 1J C1 R ∧ 1K FF1 Q 1J 0 C1 R ∧ R FF0 ∧ 1J C1 1K Q3 1 CR 计数脉冲 清零脉冲 Q Q Q Q 图 6.3.1 由 JK 触发器组成的 4 位异步二进制加法计数器的逻辑图 由于该电路的连线简单且规律性强，无须用前面介绍的分析步骤进行分析，只需作 简单的观察与分析就可画出时序波形图或状态图，这种分析方法称为“观察法