第七章半导体存储器 数字信息在运算或处理过程中,需要使用专门的存储器进行较长时间的存储,正是 因为有了存储器,计算机才有了对信息的记忆功能。存储器的种类很多,本章主要讨论 半导体存储器。半导体存储器以其品种多、容量大、速度快、耗电省、体积小、操作方 便、维护容易等优点,在数字设备中得到广泛应用。目前,微型计算机的内存普遍采用 了大容量的半导体存储器 存储器—用以存储一系列二进制数码的器件。 半导体存储器的分类 根据使用功能的不同,半导体存储器可分为随机存取存储器( RAM--Random access Memory)和只读存储器(ROM-Read- Only memory)。 按照存储机理的不同,RAM又可分为静态RAM和动态RAM 存储器的容量 存储器的容量=字长(n)×字数(m) 71随机存取存储器(RAM) 随机存取存储器简称RAM,也叫做读/写存储器,既能方便地读岀所存数据,又能 随时写入新的数据。RAM的缺点是数据的易失性,即一旦掉电,所存的数据全部丢失 RAM的基本结构 由存储矩阵、地址译码器、读写控制器、输入输出控制、片选控制等几部分组成。 地址码输 存储矩阵 读/写控制 读/写 输入)输出令+控制器 图71-1RAM的结构示意框图
第七章 半导体存储器 数字信息在运算或处理过程中，需要使用专门的存储器进行较长时间的存储，正是 因为有了存储器，计算机才有了对信息的记忆功能。存储器的种类很多，本章主要讨论 半导体存储器。半导体存储器以其品种多、容量大、速度快、耗电省、体积小、操作方 便、维护容易等优点，在数字设备中得到广泛应用。目前，微型计算机的内存普遍采用 了大容量的半导体存储器。 存储器——用以存储一系列二进制数码的器件。 半导体存储器的分类 根据使用功能的不同，半导体存储器可分为随机存取存储器（RAM—Random Access Memory）和只读存储器（ROM—Read-Only memory）。 按照存储机理的不同，RAM 又可分为静态 RAM 和动态 RAM。 存储器的容量 存储器的容量=字长（n）×字数（m） 7.1 随机存取存储器（RAM） 随机存取存储器简称 RAM，也叫做读/写存储器，既能方便地读出所存数据，又能 随时写入新的数据。RAM 的缺点是数据的易失性，即一旦掉电，所存的数据全部丢失。 一． RAM 的基本结构 由存储矩阵、地址译码器、读写控制器、输入/输出控制、片选控制等几部分组成。 存储矩阵 读 /写 控制器 地 址 译 码 器 地 址 码 输 片 选 读 /写控制 输入 /输出 入 图 7.1—1 RAM 的结构示意框图
1.存储矩阵 RAM的核心部分是一个寄存器矩阵,用来存储信息,称为存储矩阵。 图71-5所示是1024×1位的存储矩阵和地址译码器。属多字1位结构,1024个字 排列成32×32的矩阵,中间的每一个小方块代表一个存储单元。为了存取方便,给它们 编上号,32行编号为X0、X1、…、Ⅹ31,32列编号为Y0、Y1、…、Y31。这样每一个存 储单元都有了一个固定的编号(X行、Y列),称为地址。 行译码器 位:位|位:位 线:线线,线 数据线 「列译码器 地址输入 图7.1-51024×1位RAM的存储矩阵 2.址译码器 址译码器的作用,是将寄存器地址所对应的二进制数译成有效的行选信号和列选信 号,从而选中该存储单元 存储器中的地址译码器常用双译码结构。上例中,行地址译码器用5输入32输出的 译码器,地址线(译码器的输入)为A0、A1、…、A4,输出为X、X1、…、X31:列地 址译码器也用5输入32输出的译码器,地址线(译码器的输入)为A、A6 输出为Yo、Y1、…、Y3,这样共有10条地址线。例如,输入地址码 A9AsA7A6AsA4AA2A1A0=0000000,则行选线Ⅺ1=1、列选线Y0=1,选中第X1行第
2 1. 存储矩阵 RAM 的核心部分是一个寄存器矩阵，用来存储信息，称为存储矩阵。 图 7.1—5 所示是 1024×1 位的存储矩阵和地址译码器。属多字 1 位结构，1024 个字 排列成 32×32 的矩阵，中间的每一个小方块代表一个存储单元。为了存取方便，给它们 编上号，32 行编号为 X0、X1、…、X31，32 列编号为 Y0、Y1、…、Y31。这样每一个存 储单元都有了一个固定的编号（Xi 行、Yj 列），称为地址。 0 0 0 0 0 1 1 1 1 31 1 31 31 0 31 1 31 31 列 译 码 器 行 译 码 器 . . . . . . . . . . . 位 线 位 线 位 线 位 线 位 线 位 线 . . . . . . . X X X Y0 Y1 Y3 1 0 1 3 1 A A A A A A A A A A 地 址 输 入 地 址 输 入 0 1 2 3 4 5 6 7 8 9 D D 数据线 . . . . 图 7.1－5 1024×1 位 RAM 的存储矩阵 2． 址译码器 址译码器的作用，是将寄存器地址所对应的二进制数译成有效的行选信号和列选信 号，从而选中该存储单元。 存储器中的地址译码器常用双译码结构。上例中，行地址译码器用 5 输入 32 输出的 译码器，地址线（译码器的输入）为 A0、A1 、…、A4，输出为 X0、X1、…、X31；列地 址译码器也用 5 输入 32 输出的译码器，地址线（译码器的输入）为 A5、A6 、…、A9， 输出为 Y0 、 Y1 、 … 、 Y31 ， 这 样 共 有 10 条 地 址 线 。 例 如 ， 输 入 地 址 码 A9A8A7A6A5A4A3A2A1A0=0000000001，则行选线 X1＝1、列选线 Y0＝1，选中第 X1 行第
Yo列的那个存储单元。从而对该寄存器进行数据的读出或写入 3.读/写控制 访问RAM时,对被选中的寄存器,究竟是读还是写,通过读/写控制线进行控制。 如果是读,则被选中单元存储的数据经数据线、输入/输出线传送给CPU:如果是写,则 CPU将数据经过输入输出线、数据线存入被选中单元。 般RAM的读/写控制线高电平为读,低电平为写:也有的RAM读/写控制线是分 开的,一根为读,另一根为写 4.输入输出 RAM通过输入/输出端与计算机的中央处理单元(CPU)交换数据,读出时它是输 出端,写入时它是输入端,即一线二用,由读/写控制线控制。输入/输出端数据线的条数, 与一个地址中所对应的寄存器位数相同,例如在1024×1位的RAM中,每个地址中只 有1个存储单元(1位寄存器),因此只有1条输入输出线:而在256×4位的RAM中, 每个地址中有4个存储单元(4位寄存器),所以有4条输入输出线。也有的RAM输入 线和输出线是分开的。RAM的输出端一般都具有集电极开路或三态输出结构 5.片选控制 由于受RAM的集成度限制,一台计算机的存储器系统往往是由许多片RAM组合而 成。CPU访问存储器时,一次只能访问RAM中的某一片(或几片),即存储器中只有一 片(或几片)RAM中的一个地址接受CPU访问,与其交换信息,而其他片RAM与CPU 不发生联系,片选就是用来实现这种控制的。通常一片RAM有一根或几根片选线,当 某一片的偏选线接入有效电平时,该片被选中,地址译码器的输出信号控制该片某个地 址的寄存器与CPU接通;当片选线接入无效电平时,则该片与CPU之间处于断开状态。 6.RAM的输入/输出控制电路 图71-2给出了一个简单的输入输出控制电路。 图7.1—2输入/输出控制电路 当选片信号CS=1时,G5、G4输出为0,三态门G、G2、G3均处于高阻状态,输
3 Y0 列的那个存储单元。从而对该寄存器进行数据的读出或写入。 3. 读/写控制 访问 RAM 时，对被选中的寄存器，究竟是读还是写，通过读/写控制线进行控制。 如果是读，则被选中单元存储的数据经数据线、输入/输出线传送给 CPU；如果是写，则 CPU 将数据经过输入/输出线、数据线存入被选中单元。 一般 RAM 的读/写控制线高电平为读，低电平为写；也有的 RAM 读/写控制线是分 开的，一根为读，另一根为写。 4. 输入/输出 RAM 通过输入/输出端与计算机的中央处理单元（CPU）交换数据，读出时它是输 出端，写入时它是输入端，即一线二用，由读/写控制线控制。输入/输出端数据线的条数， 与一个地址中所对应的寄存器位数相同，例如在 1024×1 位的 RAM 中，每个地址中只 有 1 个存储单元（1 位寄存器），因此只有 1 条输入/输出线；而在 256×4 位的 RAM 中， 每个地址中有 4 个存储单元（4 位寄存器），所以有 4 条输入/输出线。也有的 RAM 输入 线和输出线是分开的。RAM 的输出端一般都具有集电极开路或三态输出结构。 5. 片选控制 由于受 RAM 的集成度限制，一台计算机的存储器系统往往是由许多片 RAM 组合而 成。CPU 访问存储器时，一次只能访问 RAM 中的某一片（或几片），即存储器中只有一 片（或几片）RAM 中的一个地址接受 CPU 访问，与其交换信息，而其他片 RAM 与 CPU 不发生联系，片选就是用来实现这种控制的。通常一片 RAM 有一根或几根片选线，当 某一片的偏选线接入有效电平时，该片被选中，地址译码器的输出信号控制该片某个地 址的寄存器与 CPU 接通；当片选线接入无效电平时，则该片与 CPU 之间处于断开状态。 6. RAM 的输入/输出控制电路 图 7.1—2 给出了一个简单的输入/输出控制电路。 & & G G G CS R/W 3 4 5 1 D G I/O 2 D G 图 7.1—2 输入/输出控制电路 当选片信号 CS＝1 时，G5、G4 输出为 0，三态门 G1、G2、G3 均处于高阻状态，输
入/输出(JO)端与存储器内部完全隔离,存储器禁止读/写操作,即不工作。 当CS=0时,芯片被选通: 当R/W=1时,G3输出高电平,G3被打开,于是被选中的单元所存储的数据出现 在∥O端,存储器执行读操作 当R/W=0时,G4输出高电平,G1、G被打开,此时加在O端的数据以互补的 形式出现在内部数据线上,并被存入到所选中的存储单元,存储器执行写操作。 7RAM的工作时序 为保证存储器准确无误地工作,加到存储器上的地址、数据和控制信号必须遵守几 时间边界条件。 图71-3示出了RAM读出过程的定时关系。读出操作过程如下 (1)欲读出单元的地址加到存储器的地址输入端; (2)加入有效的选片信号CS (3)在R/W线上加高电平,经过一段延时后,所选择单元的内容出现在O端 (4)让选片信号CS无效,JO端呈高阻态,本次读出过程结束 由于地址缓冲器、译码器及输入/输出电路存在延时,在地址信号加到存储器上之后, 必须等待一段时间LAA,数据才能稳定地传输到数据输出端,这段时间称为地址存取 时间。如果在RAM的地址输入端已经有稳定地址的条件下,加入选片信号,从选 片信号有效到数据稳定输出,这段时间间隔记为iAcs。显然在进行存储器读操作时 只有在地址和选片信号加入,且分别等待1AA和Cs以后,被读单元的内容才能稳 定地出现在数据输出端,这两个条件必须同时满足。图中Rc为读周期,他表示该 芯片连续进行两次读操作必须的时间间隔。 ADD(地址) 读出单元的地址 输出数据 图71-3RAM读操作时序图 写操作的定时波形如图71-4所示。写操作过程如下:
4 入/输出（I/O）端与存储器内部完全隔离，存储器禁止读/写操作，即不工作。 当 CS＝0 时，芯片被选通： 当 R /W ＝1 时，G5 输出高电平，G3 被打开，于是被选中的单元所存储的数据出现 在 I/O 端，存储器执行读操作； 当 R /W ＝0 时，G4 输出高电平，G1、G2 被打开，此时加在 I/O 端的数据以互补的 形式出现在内部数据线上，并被存入到所选中的存储单元，存储器执行写操作。 7. RAM 的工作时序 为保证存储器准确无误地工作，加到存储器上的地址、数据和控制信号必须遵守几 个时间边界条件。 图 7.1—3 示出了 RAM 读出过程的定时关系。读出操作过程如下： （1） 欲读出单元的地址加到存储器的地址输入端； （2） 加入有效的选片信号 CS； （3） 在 R /W 线上加高电平，经过一段延时后，所选择单元的内容出现在 I/O 端； （4） 让选片信号 CS 无效，I/O 端呈高阻态，本次读出过程结束。 由于地址缓冲器、译码器及输入/输出电路存在延时，在地址信号加到存储器上之后， 必须等待一段时间 tAA，数据才能稳定地传输到数据输出端，这段时间称为地址存取 时间。如果在 RAM 的地址输入端已经有稳定地址的条件下，加入选片信号，从选 片信号有效到数据稳定输出，这段时间间隔记为 tACS。显然在进行存储器读操作时， 只有在地址和选片信号加入，且分别等待 tAA 和 tACS 以后，被读单元的内容才能稳 定地出现在数据输出端，这两个条件必须同时满足。图中 tRC 为读周期，他表示该 芯片连续进行两次读操作必须的时间间隔。 ADD CS I/O t t t R C ACS AA （地址） 读出单元的地址 输出数据 图 7.1—3 RAM 读操作时序图 写操作的定时波形如图 7.1—4 所示。写操作过程如下：
(1)将欲写入单元的地址加到存储器的地址输入端 (2)在选片信号CS端加上有效电平,使RAM选通 (3)将待写入的数据加到数据输入端 (4)在R/W线上加入低电平,进入写工作状态 (5)使选片信号无效,数据输入线回到高阻状态。 由于地址改变时,新地址的稳定需要经过一段时间,如果在这段时间内加入写控制 信号(即R/W变低),就可能将数据错误地写入其他单元。为防止这种情况出现 在写控制信号有效前,地址必须稳定一段时间LAs,这段时间称为地址建立时间。同 时在写信号失效后,地址信号至少还要维持一段写恢复时间ⅳR。为了保证速度最 慢的存储器芯片的写入,写信号有效的时间不得小于写脉冲宽度lP。此外,对于写 入的数据,应在写信号tw时间内保持稳定,且在写信号失效后继续保持bH时间 在时序图中还给出了写周期wc,它反应了连续进行两次写操作所需要的最小时间 间隔。对大多数静态半导体存储器来说,读周期和写周期是相等的,一般为十几到 几十ns WC ADD 写入单元的地址 wp tw /O 写入数据 D 图71-4RAM写操作时序图 二.RAM的存储单元 存储单元是存储器的核心部分。按工作方式不同可分为静态和动态两类,按所用元 件类型又可分为双极型和MOS型两种,因此存储单元电路形式多种多样。 1、六管NMOS静态存储单元 由六只NMOS管(T1~T6)组成。T与T2构成一个反相器,T3与T4构成另一个反 相器,两个反相器的输入与输出交叉连接,构成基本触发器,作为数据存储单元 T1导通、T截止为0状态,T3导通、T1截止为1状态
5 （1） 将欲写入单元的地址加到存储器的地址输入端； （2） 在选片信号 CS 端加上有效电平，使 RAM 选通； （3） 将待写入的数据加到数据输入端； （4） 在 R /W 线上加入低电平，进入写工作状态； （5） 使选片信号无效，数据输入线回到高阻状态。 由于地址改变时，新地址的稳定需要经过一段时间，如果在这段时间内加入写控制 信号（即 R /W 变低），就可能将数据错误地写入其他单元。为防止这种情况出现， 在写控制信号有效前，地址必须稳定一段时间 tAS，这段时间称为地址建立时间。同 时在写信号失效后，地址信号至少还要维持一段写恢复时间 tW R。为了保证速度最 慢的存储器芯片的写入，写信号有效的时间不得小于写脉冲宽度 tWP。此外，对于写 入的数据，应在写信号 tDW 时间内保持稳定，且在写信号失效后继续保持 tDH 时间。 在时序图中还给出了写周期 tWC，它反应了连续进行两次写操作所需要的最小时间 间隔。对大多数静态半导体存储器来说，读周期和写周期是相等的，一般为十几到 几十 ns。 tW C ADD 写入单元的地址 tW P CS R/W I/O 写入数据 AS t W R t DW t DH t 图 7.1—4 RAM 写操作时序图 二． RAM 的存储单元 存储单元是存储器的核心部分。按工作方式不同可分为静态和动态两类，按所用元 件类型又可分为双极型和 MOS 型两种，因此存储单元电路形式多种多样。 1、六管 NMOS 静态存储单元 由六只 NMOS 管（T1～T6）组成。T1 与 T2 构成一个反相器，T3 与 T4 构成另一个反 相器，两个反相器的输入与输出交叉连接，构成基本触发器，作为数据存储单元。 T1 导通、T3 截止为 0 状态，T3 导通、T1 截止为 1 状态