第六章采用中、大规模 集成电路的逻辑设计
第六章 采用中、大规模 集成电路的逻辑设计
采用$$进行逻辑设计时，逻辑设计和元件 选择是相互独立的，设计追求的目标是最小化， 即尽量减少门和触发器的数量。 采用MSI或LS进行逻辑设计时，最小化也 不再是追求的目标，因为一个器件内门和触发器 的数量是确定的。这种设计方法的关键是以MSI 和LSI器件的功能为基础，从设计要求的逻辑功 能描述出发，合理地选用器件，充分利用器件本 身所具有的功能，减少SSI器件和连线的数量
采用SSI进行逻辑设计时，逻辑设计和元件 选择是相互独立的，设计追求的目标是最小化， 即尽量减少门和触发器的数量。 采用MSI或LSI进行逻辑设计时，最小化也 不再是追求的目标，因为一个器件内门和触发器 的数量是确定的。这种设计方法的关键是以MSI 和LSI器件的功能为基础，从设计要求的逻辑功 能描述出发，合理地选用器件，充分利用器件本 身所具有的功能，减少SSI器件和连线的数量
6.1 6.1二进制并行加法器 二进制并行加法器除能实现二进制加法运 算外，还可实现代码转换、二进制减法运算， 二进制乘法运算，十进制加法运算等功能
6.1 二进制并行加法器 二进制并行加法器除能实现二进制加法运 算外，还可实现代码转换、二进制减法运算， 二进制乘法运算，十进制加法运算等功能。 6.1
Ci A Si B & ≥1 & C P Gi 全加器的逻辑图 C=4BC+4B.C+4BC+4B,C-=PC+G S=4BC+4B.C+4B.C+4B.C =A,©B,©C-1=P田C- P=A⊕BG,=AB C=4B,+BC+4C P=4+B G=AB
i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i P A B G A B A B C P C S A BC A BC A BC A BC C A BC A BC A B C A BC PC G = = = = = + + + = + + + = + − − − − − − − − − − − 1 1 1 1 1 1 1 1 1 1 1 全加器的逻辑图 C i - 1 S i Ai Bi & C i =1& 1 =1 P i G i Ci = Ai Bi + Bi Ci − 1 + Ai Ci − 1 Pi = Ai + Bi Gi = Ai Bi
超前进位加法器 提高工作速度的途径：设法减小进位信号的传递时间 C =PC+G 进位传递公式 P=4+B G=AB, P=A⊕B G=AB, Co=PC1+Go CI=PCo+G=PPoC-1+PGo+G C2=PCI+G2=P2PPC+PPGo+PG+G2 C3=PC2+G3=P3P2PPoC+P3PPGo+PPGI+P3G2+G3
Ci+1 = Pi Ci + Gi 超前进位加法器 提高工作速度的途径：设法减小进位信号的传递时间 进位传递公式 3 3 2 3 3 2 1 0 1 3 2 1 0 3 2 1 3 2 3 2 2 1 2 2 1 0 1 2 1 0 2 1 2 1 1 0 1 1 0 1 1 0 1 0 0 1 0 C PC G P P PPC P P PG P P G PG G C PC G P PPC P PG P G G C PC G PPC PG G C PC G P A B G A B P A B G A B i i i i i i i i i i i i = + = + + + + = + = + + + = + = + + = + = = = + = − − − −