8.1 实体 8.2 结构体 8.3 子程序(SUBPROGRAM)
文件格式: PPT大小: 435.5KB页数: 122
7.1 一般有限状态机的设计 7.2 Moore型有限状态机的设计 7.3 Mealy型有限状态机的设计
文件格式: PPT大小: 1.25MB页数: 105
6.1 原理图方式设计初步 6.2 较复杂电路的原理图设计 6.3 参数可设置LPM宏功能块应用
文件格式: PPT大小: 843.5KB页数: 37
5.1 4位加法计数器的VHDL描述 5.2不同工作方式的时序电路设计 5.3 数据对象DATA OBJECTS
文件格式: PPT大小: 916.5KB页数: 84
4.1 多路选择器VHDL描述 4.2 寄存器描述及其VHDL语言现象 4.3 1位二进制全加器的VHDL设计
文件格式: PPT大小: 1.11MB页数: 92
本章首先介绍FPGA/CPLD开 发和ASIC设计的流程,然后分别 介绍与这些设计流程中各环节密 切相关的EDA工具软件,最后就 MAX+plusII的基本情况和EDA 重用模块IP作一简述
文件格式: PPT大小: 252.5KB页数: 18
1.1 EDA技术及其发展 1.2 EDA技术实现目标 1.3 硬件描述语言VHDL 1.4 VHDL综合
文件格式: PPT大小: 720KB页数: 13