五、实验原理与说明 2、数据采集与控制 模数转换器（ADC)： AD9208:8bit、32MSPS AD9280是一个逐次逼近型ADC,由多级跟踪/保持放大器、AD/DA变换器、一个逻辑 控制器、一个时钟模块、一个内部参考电压模块和一个数据输出模块组成。 CLAMP CLAMP CLK AVDD DRVDD 主要端口： STBY 待测信号输入、采样时 SHA SHA GAIN SHA GAIN SHA GAIN SHA GAIN )MODE VINA A/D 钟输入最高32MHz、参 REFTF REFTS A/DD A/DD/ THREE 考电压输入、数据输出、 STATE 超压输出等。 REFBSO CORRECTION LOGIC REFBFO OUTPUT BUFFERS OTR VREF REFSENSE 1 AD9280 D7 (MSB) DO (LSB) AVSS DRVSS
五、 实验原理与说明 2、数据采集与控制 模数转换器（ADC）： AD9208：8bit、32MSPS AD9280是一个逐次逼近型ADC，由多级跟踪／保持放大器、AD/DA变换器、一个逻辑 控制器、一个时钟模块、一个内部参考电压模块和一个数据输出模块组成。 主要端口： 待测信号输入、采样时 钟输入最高32MHz、参 考电压输入、数据输出、 超压输出等
五、实验原理与说明 3、采样存储系统组成 信号采样部分：FPGA内 功能原理框图 部的DCM为ADC提供采 样时钟SCLK,ADC将待 测信号进行采样，然后将 FPGA 触发控制 采样数据送给FPGA。 Vin AD DATA 模块 FPGA接收采样数据，然 信号调理 ADC WR FIFO FIFO DATA LED 后存入存储器FIFO中。 RD 控 KEY1 其中，FIFO的复位、读 AD CLK 接 KEY2 写使能都由外部按键来控 低通滤波器 DAC ROM 累加器 制的。 KEY3 KEY4 DA CLK AD_CLK DCM 晶振 50MHz
五、 实验原理与说明 3、采样存储系统组成 功能原理框图 信号采样部分：FPGA 内 部的DCM 为ADC提供采 样时钟SCLK ，ADC将待 测信号进行采样 ，然后将 采样数据送给 FPGA 。 FPGA接收采样数据 ， 然 后存入存储器FIFO 中 。 其中 ，FIFO的复位 、 读 写使能都由外部按键来控 低通滤波器 DAC ROM 累加器 制的 。 DCM 晶振 50MHz 控制接 Vo 口 KEY1 KEY2 KEY3 KEY4 LED K FPGA 信号调理 ADC Vin WR FIFO FIFO_DATA RD AD_CLK DA_CLK AD_CLK AD_DATA 触发控制 模块