康芯科技 113 Modelsin与MAX+pu的接口 3)编译仿真文件。 ■ odell■ SE PLUS5.5e File Edit Design View Project Run Compare Macro Options Window Help 1岛!「0刘函到谷 x# Reading E: /edapro/FPGAdv52Modeltech/win 32/ /tcl/sir vH cnt4 vhe /nref tcl pen PGAdv52/Modeltechwin 32//modelsim Compile Compile All bs I Project Libre Add file to Project Remove file from Project Project cc KNo Cont ext 图11-15开始编译仿真文件
康芯科技 11.3 ModelSim与MAX+plusII的接口 (3) 编译仿真文件。 图11-15 开始编译仿真文件
康芯科技 113 Modelsin与MAX+pu的接口 (3)编译仿真文件。 vcom-reportprogress 300-work work (E: /mywork/cnt 4. hdh Model technology Models im SE vcom 5.5e Compiler 2001 I0ct22001 *-Loading package standard #-Loading pack age std_logic_11 64 # Loading package std logic arith #Loading package std_logic_unsigned #Compiling entity cnt4 #-Compiling architecture behave of cnt4 Models im> 图11-16 Modelsim编译时的提示信息
康芯科技 11.3 ModelSim与MAX+plusII的接口 (3) 编译仿真文件。 图11-16 ModelSim编译时的提示信息