EDA技术实用教程 第4章 ⅤHDL设计初步
第4章 VHDL设计初步 EDA技术实用教程
K述列 4.1多路选择器VHDL指述 4.1.12选1多路选择器的ⅤHDL描述 【例4-1】 ENTITY mux21a IS PoR(a,b:工NB工T; 工NB工T; Y:OUB工T); END ENTITY mux21a ARCHITECTURE one oF mux21a IS BEG工N a WHEN S E 0 ELSE END ARCHITECTURE one;
KX 康芯科技 4.1 多路选择器VHDL描述 4.1.1 2选1多路选择器的VHDL描述 【例4-1】 ENTITY mux21a IS PORT ( a, b : IN BIT; s : IN BIT; y : OUT BIT ); END ENTITY mux21a; ARCHITECTURE one OF mux21a IS BEGIN y <= a WHEN s = '0' ELSE b ; END ARCHITECTURE one ;
K述列 4.1多路选择器VHDL指述 4.1.12选1多路选择器的ⅤHDL描述 1)以关键词EN工Y引导, END ENTITY mux21a结 尾的语句部分,称为实体。 mux21a b 图4-1mux21a实体
KX 康芯科技 4.1 多路选择器VHDL描述 4.1.1 2选1多路选择器的VHDL描述 (1) 以关键词ENTITY引导,END ENTITY mux21a结 尾的语句部分,称为实体。 图4-1 mux21a实体
K述列 4.1多路选择器VHDL指述 4.1.12选1多路选择器的ⅤHDL描述 (2)以关键词 ARCHITECTURE引导,END ARCH工 TECTURE one结尾的语句部分,称为结构体。 图4-2mux21a结构体
KX 康芯科技 4.1 多路选择器VHDL描述 4.1.1 2选1多路选择器的VHDL描述 (2) 以关键词ARCHITECTURE引导,END ARCHITECTURE one结尾的语句部分,称为结构体。 图4-2 mux21a结构体
K述列 4.1多路选择器VHDL指述 4.1.12选1多路选择器的ⅤHDL描述 例42】 ENTTY mU%21a工s PoR(a,b:工NBrT; s:工NB工T; Y:OUB工T) END ENT工 Y mux21a; ARCHITECTURE one OF mux21a IS sIGNaL, d,e B工T; BEGIN d < a AND (NOT S); e <=b AND s y < dore i END ARCHITECTUREone
KX 康芯科技 4.1 多路选择器VHDL描述 4.1.1 2选1多路选择器的VHDL描述 【例4-2】 ENTITY mux21a IS PORT ( a, b : IN BIT; s : IN BIT; y : OUT BIT ); END ENTITY mux21a; ARCHITECTURE one OF mux21a IS SIGNAL d,e : BIT; BEGIN d <= a AND (NOT S) ; e <= b AND s ; y <= d OR e ; END ARCHITECTURE one ;