9.A/D接口(2个) 。AIN0:模拟输入通道0 。AN1:模拟输入通道1 女注意： VC5509APGE有2个10位A/D接口； VC5509ABGA有4个10位A/D接口. 34
9. A/D接口(2个) ⚫ AIN0：模拟输入通道0 ⚫ AIN1：模拟输入通道1 ☼ 注意： VC5509A PGE有2个 10位 A/D 接口; VC5509A BGA有4个 10位 A/D 接口. 34
10.测试/仿真引脚(7个) 。TCK:EEE标准1149.1测试时钟输入引脚。 。TDI:EEE标准1149.1测试数据输入信号。 。TD0:EEE标准1149.1测试数据输出信号。 。TMS:EEE标准1149.1测试方式选择信号。 /TRST:EEE标准1149.1测试复位信号。 ●EMU0:仿真器中断0引脚。 ●EMU1/OFF:仿真器中断1/关闭所有输出（使其高阻态） (/TRST低电平时用作/0FF功能；该脚专用于测试仿真，无复用功能) JTAG(Joint Test Action Group;联合测试行动小组)是一种 国际标准测试协议(IEEE1149.1兼容)，主要用于芯片内部测 试。现在多数的高级器件都支持JTAG协议，如DSP、FPGA 器件等。标准的JTAG接口是4线：TMS、TCK、TDI、TDO, 分别为模式选择、时钟、数据输入和数据输出线。 35
10.测试/仿真引脚(7个) ⚫TCK：IEEE 标准 1149.1 测试时钟输入引脚。 ⚫TDI：IEEE 标准1149.1测试数据输入信号。 ⚫TDO：IEEE 标准1149.1测试数据输出信号。 ⚫TMS：IEEE 标准1149.1测试方式选择信号。 ⚫/TRST：IEEE 标准1149.1测试复位信号。 ⚫EMU0: 仿真器中断0引脚。 ⚫EMU1//OFF: 仿真器中断1/关闭所有输出(使其高阻态) JTAG(Joint Test Action Group；联合测试行动小组)是一种 国际标准测试协议(IEEE 1149.1兼容), 主要用于芯片内部测 试。现在多数的高级器件都支持JTAG协议，如DSP、FPGA 器件等。标准的JTAG接口是4线：TMS、TCK、TDI、TDO， 分别为模式选择、时钟、数据输入和数据输出线。 35 (/TRST低电平时用作/OFF功能;该脚专用于测试仿真,无复用功能)
11.电源引脚(PGE共47个) CVDD :数字电源，+1.6V,专为CPU内核提供电源。 数字电源，+3.3V,为I/O引脚提供电源。 USBV :数字电源，+3.3V,专为USB模块的I/O 引脚(DPDN和PU)提供电源。 USBPLLVDD3:数字电源，+1.6V,专为USB PLL提供电源 RDVDD :数字电源，+3.3V,专为RTC模块的I/O引脚 提供电源。 。RCVDD:数字电源，+1.6V,专为RTC模块提供电源。 36
⚫ :数字电源, +3.3V, 为I/O引脚提供电源。 11.电源引脚 (PGE共47个) ⚫ :数字电源, +1.6V, 专为CPU内核提供电源。 ⚫ :数字电源, +3.3V, 专为USB 模块的I/O 引脚(DP, DN和PU)提供电源。 ⚫ :数字电源, +1.6V, 专为USB PLL提供电源。 ⚫ :数字电源, + 3.3V,专为RTC模块的I/O引脚 提供电源。 ⚫ :数字电源, + 1.6V, 专为RTC模块提供电源。 CVDD DVDD USBVDD USBPLLVDD RDVDD RCVDD 36
数字地。 AVDD 模拟电源，专为10位A/D模块提供电源。 AVss 模拟地，10位A/D内核部分接地引脚。 ADVss 模拟数字地，10位A/D模块的数字部分接地引脚。 ● USBPLLVss 数字地，用于USB PLL。 37
⚫ 数字地。 ⚫ 模拟电源，专为10位 A/D模块提供电源。 ⚫ 模拟地，10位 A/D内核部分接地引脚。 ⚫ 模拟数字地，10位 A/D模块的数字部分接地引脚。 ⚫ 数字地，用于USB PLL。 VSS AVDD AVSS ADVSS USBPLLVSS 37
第2章TMS320C55x的硬件结构 ■2.1TMS320C55x的总体结构 ■2.2封装和引脚功能 ■2.3CPU结构 ■2.4CPU寄存器 ■2.5存储空间和I/0空间 ▣2.6堆栈操作 ■2.7中断和复位操作 38
第2章 TMS320C55x的硬件结构 ◼ 2.1 TMS320C55x的总体结构 ◼ 2.2 封装和引脚功能 ◼ 2.3 CPU结构 ◼ 2.4 CPU寄存器 ◼ 2.5 存储空间和I/O空间 ◼ 2.6 堆栈操作 ◼ 2.7 中断和复位操作 38