环形计数器考核实验：要求独立完成
环形计数器 考核实验:要求独立完成
实验原理·环形计数器是由四个D触发器组成。74LS74引脚图见下图。预置C:T清零预
一、实验原理 • 环形计数器是由四个D触发器组成。 74LS74引脚图见下图。 14 13 12 11 10 9 8 D 清零 Q 1 2 3 4 5 6 7 CL 预置 Q D 清零 Q CL 预置 Q
实验原理(续)：1.D触发器的基本功能。型号为74LS74的一块集成电路内有两个D触发器。每个D触发器有一个输入端，称为D端。接在D端的输入信号是0V或+5V两个电位中的任意一个。在二进制数字系统中，经常用0V表示二进制中的数“0"，用+5V表示二进制中的数“1”。因此，D端的输入信号用二进制表示：或者为0，或者为1。D触发器有两个输出端，一个是Q端，另一个是Q非端，这两端的输出信号相反。D触发器还有一个时钟信号输入端（CK），时钟信号是一个方波序列。当在输入端D给定一信号（0或1），例如D=1时，在时钟脉冲正阶跃后（即时钟脉冲由0V跳到+5V之后称上升沿），这时在输出端就有Q=D=1（同时=0）。如果D触发器用作寄存器，那么当钟脉冲为上升沿时，可认为D端的1已经存入该寄存器。可用真值表表示这一过程。在下面的真值表中，ta代表第n个时钟脉冲，ta+1代表第n+1个时钟脉冲；o代表电位，即OV，1代表高电位，即+5V
实验原理(续) • 1. D触发器的基本功能。型号为74LS74的一块集成电路内有两个D触 发器。每个D触发器有一个输入端，称为D端。接在D端的输入信号是 0V或+5V两个电位中的任意一个。在二进制数字系统中，经常用0V表 示二进制中的数“0”，用+5V表示二进制中的数“1”。因此，D端的输 入信号用二进制表示：或者为0，或者为1。 • D触发器有两个输出端，一个是Q端，另一个是Q非端，这两端的输出 信号相反。D触发器还有一个时钟信号输入端（CK），时钟信号是一 个方波序列。当在输入端D给定一信号（0或1），例如D = 1时，在时 钟脉冲正阶跃后（即时钟脉冲由0V跳到+5V之后称上升沿），这时在 输出端就有Q = D = 1（同时= 0）。 • 如果D触发器用作寄存器，那么当钟脉冲为上升沿时，可认为D端的1 已经存入该寄存器。可用真值表表示这一过程。在下面的真值表中， ta代表第n个时钟脉冲，ta+1代表第n+1个时钟脉冲；0代表电位，即 0V，1代表高电位，即+5V
由4D触发器组成的计数器原理图如下图右半边所示-VOFESErDISOHRCEaurpurCONFROLIOOKFHEEHOLOTRCCEEGND广福InD.10H外酒
由4D触发器组成的计数器原理图如下图右半边所示
74LS74真值表和555电路tta+1DQ时钟电路。555定时器是一种用途很广泛的单片集成电路，其电路功能灵活，适用范围广泛，只需外部配上少数阻容元件，就可构成各种功能的电路。它的电路构成和原理不在这单叙述。上页图中左边电路就是集成电路555定时器构成的一个方波发生器，这里作为时钟电路。555的输出端3输出一个时钟脉冲序列。它的脉冲周期由电阻R和C2决定。用触发器可以构成移位寄存器。在本实验中，用4D触发器组成4位寄存器。为便于观察，让寄存器的每位输出Q1、Q2.Q4分别接至LED1、·LED4四个驱动显示电路。把末位的输出Q4返回输入到第一位输入端D1，就构成4位环形计数器。如果把Q1预置成“1”，则在一个时钟脉冲作用下，将把这“1”移到下一个触发器。此后，在连续时钟脉冲作用下，这个“1”将循环移位并返回第一级。这种类型的电路可用于一般的延时
74LS74真值表 和555电路 ta tn+1 D Q 时钟电路。555定时器是一种用途很广泛的单片集成电路，其电路 功能灵活，适用范围广泛，只需外部配上少数阻容元件，就可构成 各种功能的电路。它的电路构成和原理不在这里叙述。上页图中左 边电路就是集成电路555定时器构成的一个方波发生器，这里作为 时钟电路。555的输出端3输出一个时钟脉冲序列。它的脉冲周期 由电阻R和C2决定。 用触发器可以构成移位寄存器。在本实验中，用4D触发器组成4 位寄存器。为便于观察，让寄存器的每位输出Q1、Q2Q4分别接 至LED1、LED4四个驱动显示电路。把末位的输出Q4返回输入 到第一位输入端D1，就构成4位环形计数器。 如果把Q1预置成“1”，则在一个时钟脉冲作用下，将把这“1”移到 下一个触发器。此后，在连续时钟脉冲作用下，这个“1”将循环移 位并返回第一级。这种类型的电路可用于一般的延时