计数器、寄存器实验

计数器、实验四寄存器实验一、实验目的中1、熟悉中规模集成计数器的逻辑功能及测试方法2、掌握用集成计数器构成任意进制计数器的方法3、掌握移位寄存器逻辑功能及测试方法4.掌握移位寄存器的应用

一 、实验目的 1、熟悉中规模集成计数器的逻辑功能及测试方法 2、掌握用集成计数器构成任意进制计数器的方法 3、掌握移位寄存器逻辑功能及测试方法 4、掌握移位寄存器的应用. 实验四 计数器、寄存器实验

计数器(一)数字电路中，能够记忆输入脉冲个数的电路称为计数器。加法计数器减法计数器二进制计数器可逆计数器同步计数器十进制计数器计数器N进制计数器二进制计数器十进制计数器异步计数器N进制计数器

计 数 器 二进制计数器 十进制计数器 N进制计数器 加法计数器 同步计数器 异步计数器 减法计数器 可逆计数器 二进制计数器 十进制计数器 N进制计数器 · · · · · · (一) 计数器 数字电路中，能够记忆输入脉冲个数的电路称为计数器

（1）用4个D触发器构成异步二进制加法计数器Qz010g334200.VCC2R02D2CP2502020RD74LS741DNGRtce.:18nt0371RD1CP1D18DCPaCPCPCuu计数器工作方式与内部触发器类型有关；n个触发器就有2n个状态（以2n为模的计数器）：异步计数器计数脉冲不是同时加到00010010001101000101000011110各触发器的输入端，加1计数是从低到高位Q3Q2Q10011100逐位进位，各触发器不是同步翻转的11011100101101010410011000CPo由波形图可以看出时序图与状态转换Qo图是一致的；若计数器输入脉冲频率为fo则Q。Q1Q2Q3的频率依次为1/2f0Q11/4f0，1/8f0，1/16f0.针对计数器Q2的分频功能，称为分频器Q3Q3Q2Q1Q0RDQQ00把图变动，使低一位的○和高一位的CPCPCCPCP相连即构成四位二进制异步减法器

(1) 用4个D触发器构成异步二进制加法计数器 把图变动,使低一位 的 Q 和高一位的CP 相连,即构成四位二进制异步减法器 计数器工作方式与内部触发器类型有 关; n个触发器就有2 n个状态(以2 n为模的计 数器);异步计数器计数脉冲不是同时加到 各触发器的输入端,加1计数是从低到高位, 逐位进位,各触发器不是同步翻转的. 由波形图可以看出时序图与状态转换 图是一致的；若计数器输入脉冲频率为f0, 则Q０ Q１ Q２ Q３的频率依次为１/２ｆ０， １/４ｆ０，１/８ｆ０，１/１６ｆ０．针对计数器 的分频功能，称为分频器． CP0 Q0 Q1 Q2 Q3

（2）（中规模集成计数器）74LS192十进制同步加/减计数器VCCONG00DO0101ICCDORD80D3D2D274LS192Q274LS192030CPUDNGCPnPI03CPn4564RD74LS192是同步十进制可逆计数器，具有双时钟输入、具有清除和置数等功能，其引脚排列及逻辑符号如上图所示。LD一置数端：CPu一加计数端：CPD一减计数端：CO一进位输出端：BO一借位输出端：RD一清除端D0、D1、D2、D3-计数器输入端QO、Q1、Q2、Q3-一数据输出端；功能见下表翰入,输出.,实验内容：测试74LS192功能LDD3.DI.D1.Do.CPUCPD.Q3.Q2:RDQ1.Qo按图连线：输出端Q3-Q0接逻辑电平0.,0.++十0.0.显示，输入端D3-Do接逻辑开关，RDx.X.1X.X.LD接逻辑电平开关，CP接单次脉冲源0.d.b,d.,0X.X.C.d.,b.C.（正脉冲），按要求进行实验1.X.01.x.X.X.加计激，1.诚计激、1..1X.X.X.大

74LS192是同步十进制可逆计数器，具有双时钟输入、具有清除和置数等功 能，其引脚排列及逻辑符号如上图所示。LD—置数端； CPu—加计数端； CPD—减计数端；CO —进位输出端 ； BO—借位输出端; RD—清除端。 D0、D1、D2、D3－计数器输入端；Q0、Q1、Q2、Q3—数据输出端；功能 见下表 实验内容：测试74LS192功能 按图连线:输出端Q3-Q0接逻辑电平 显示，输入端D3-D0接逻辑开关,RD LD接逻辑电平开关,CP接单次脉冲源 （正脉冲），按要求进行实验. (2)（中规模集成计数器）74LS192十进制同步加/减计数器

（3）计数器的级联使用一个十进制计数器只能表示一位的0～9十个QoQ1Q2Q30405060数，为了扩大计数器范围，常用多个十进制计数器级联使用。COCPCC40192(2)COCPu-CC40192(1)同步计数器设有进位（或借位）输出端，一般用进位（或借位）输出信号驱动下一级计数器DoDD2D3D4D5D6D7图4-3是由CC40192利用进位输出端控制高一位的CPU端构成的加数联级。（4）任意进制计数器假定已有N进制计数器，而需要得到一个M进制计数器时，只要M<N用复位法或置数法使计数器计数到M时返"O”，即获得M进制计数器QQQ1.Q2:Q30000100001001100+00101010N进制M进制111140111101100111010101100000111100110

一个十进制计数器只能表示一位的0～9十个 数，为了扩大计数器范围，常用多个十进制计数 器级联使用。 同步计数器设有进位（或借位）输出端，一 般用进位（或借位）输出信号驱动下一级计数器 图4－3是由CC40192利用进位输出端控制高 一位的CPU端构成的加数联级。 假定已有N进制计数器，而需要得到一个M进制计数器时，只要M＜N， 用复位法或置数法使计数器计数到M时返“0”，即获得M进制计数器。 （3）计数器的级联使用 （4） 任意进制计数器