5.3寄存器和读/写存储器 (Register and Random Access Memory) 5.3.1寄存器的主要特点和分类 一、概念和特点 1.概念 寄存：把二进制数据或代码暂时存储起来。 并行 寄存器：具有寄存功能的电路。101 .0输出 2.特点 串行 081 主要由触发 翰入1 器构成，一般不 FFo FF1.FFn-1 串行 对存储内容进 控制信号 输出 行处理。 10 1.。0 并行
5.3 寄存器和读/写存储器 (Register and Random Access Memory) 5.3.1 寄存器的主要特点和分类 一、 概念和特点 1. 概念 寄存：把二进制数据或代码暂时存储起来。 寄存器：具有寄存功能的电路。 2. 特点 主要由触发 器构成,一般不 对存储内容进 行处理。 并行 输入 并行 输出 FF0 FF1 FFn–1 D0 D1 Dn–1 Q0 Q1 Qn–1 控制信号 1 0 1 . 0 1 0 1 . 0 01 01 串行 输入 串行 输出
I 二、分类 基本寄存器 (并入并出) 1.按功能分 移位寄存器（并入并出、并入串出、 串入并出、串入串出) 2.按开关元件分 多位D型触发器 基本寄存器 锁存器 寄存器阵列 TTL寄存器 单向移位寄存器 移位寄存器 双向移位寄存器 CMOS寄存器 基本寄存器 (多位D型触发器 移位寄存器 (同TTL)
二、 分类 1. 按功能分 基本寄存器 移位寄存器 (并入并出) (并入并出、并入串出、 串入并出、串入串出) 2. 按开关元件分 TTL 寄存器 CMOS 寄存器 基本寄存器 移位寄存器 多位 D 型触发器 锁存器 寄存器阵列 单向移位寄存器 双向移位寄存器 基本寄存器 移位寄存器 (多位 D 型触发器) (同 TTL)
5.3.2基本寄存器 一个触发器可以存储1位二进制信号；寄存n位 二进制数码，需要n个触发器。 -、4边沿D触发器(74175、74LS175) do d h d 21_ 1 3 9FF38 Rp 1D D CP 特点： 保持 并入并出，结构简单，抗干扰能力强
5.3.2 基本寄存器 一个触发器可以存储 位二进制信号；寄存 n 位 二进制数码，需要 个触发器。 1 n 一、4 边沿 D 触发器 (74175、74LS175) C1 1D D0 Q0 Q0 RD C1 1D D1 Q1 Q1 C1 1D D2 Q2 Q2 C1 1D D3 Q3 Q3 RD RD RD FF0 FF1 FF2 FF3 1 1 CP CR 异步清零 0 0 0 0 0 同步送数 1 d0 d1 d2 d3 保 持 特点： 并入并出，结构简单，抗干扰能力强
I 二、双4位锁存器(74116) Latch (一)引脚排列图和逻辑功能示意图 6c2Q2D32022D22012D1202D2E2LE2灭 1??「991公数码著荷输出 24 23 2221 16151413 送数 控制 3LE8O 74I6 bCR异步清零 9101 1112 。dD0DD5D6数妈考行输入 ICR 1LEAILER1Do 1201D11O 1D2IO 1Ds 10s (二) 逻辑功能 清零 CR=0 2322212=0000 送数 CR=1 LEA+LEB=0 0322020=l34241d0 保持 CR=1 LEA+LEB=1O322212不变
二 、双 4 位锁存器 (74116) Latch (一) 引脚排列图和逻辑功能示意图 74116 Q0 Q1 Q2 Q3 CR LEA D0 D1 D2 D3 LEB 2 1 异步清零 送数 控制 数码并行输入 数码并行输出 (二) 逻辑功能 清零 CR = 0 送数 Q3 Q2 Q1 Q0 = 0000 CR= 1 LEA + LEB = 0 Q3 Q2 Q1 Q0 = d3 d2 d1 d0 保持 CR= 1 LEA + LEB = 1 Q3 Q2 Q1 Q0 不变
I 三、4×4寄存器阵列(74170、74LS170) (一)引脚排列图和逻辑功能示意图 数码输出 Vcc Do Awo AwI ENwENR 2o2 00012203 999 988 161514131211109 74170 Awoo 74170 12345 67 8 ENwoO ENR D1D2D3AR1AR0Q322地 Do D D2 D3 并行数码输入 AW0、AwI一写入地址码 ENv一写入时钟脉冲 ARO、AR1一读出地址码 ENR 一读出时钟脉冲
三、 4 4 寄存器阵列 (74170、74LS170) (一) 引脚排列图和逻辑功能示意图 74170 Q0 Q1 Q2 Q3 ENR D0 D1 D2 D3 ENW AW0 AW1 AR0 AR1 并行数码输入 数 码 输 出 AW0、AW1 — 写入地址码 AR0、AR1 — 读出地址码 ENW — 写入时钟脉冲 ENR — 读出时钟脉冲 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 74170 VCC D0 AW0 AW1 ENWENR Q0 Q1 D1 D2 D3 AR1 AR0 Q3 Q2 地