北京大学信息科学技术学院 《集成电路设计实习》实验报告 第12页 课程名称:集成电路设计实习 成绩 课程号:04831060 综合实验报告 姓名 学号:×××xX 班级:×× 院系:××X 合作者姓名(学号):(xx) 完成日期 :××××/××/×
北京大学信息科学技术学院 《集成电路设计实习》实验报告 第 1/2 页 课程名称：集成电路设计实习 课程号：04831060 综合实验报告 姓名：××××× 学号：××××× 班级：××××× 院系：××××× 合作者姓名(学号)：××(××) 完成日期：××××/××/×× 成绩：
北京大学信息科学技术学院 《集成电路设计实习》实验报告 第2页 、实验名称 两级运算放大器 二、实验目的 1、掌握模拟CMOS集成电路的设计方法,包括原理图的输入、电路分析、参数 优化等操作 2、完成两级运算放大器的版图设计,注意版图的对称性和隔离的设计,完成版 图的DRC和LVS检查,并完成放大器电路的后仿真; 3、设计 Padframe,并完成互连(选做)。 三、实验要求 1、设计一个差分输入,单端输出的两级运算放大器 2、运算放大器满足以下性能要求:(1)能够驱动负载,要求负载电容CL=15pF, 负载电阻RL=100k9;(2)使用电源端ⅤDDA=5V;(3)增益带宽积GBW>40MHz (4)增益Awω∞>80dB;(5)相位裕度PM>65;(6)输入摆幅大于3V,输出摆幅 尽量大 3、可以自由选择电路结构,推荐第一级使用折叠式共源共栅,第二级采用共源 输出级,补偿方式采用Mler电容+消零点电阻补偿 4、要求设计出的电路功耗、面积合理,版图美观
北京大学信息科学技术学院 《集成电路设计实习》实验报告 第 2 页 一、实验名称 两级运算放大器 二、实验目的 1、掌握模拟 CMOS 集成电路的设计方法，包括原理图的输入、电路分析、参数 优化等操作； 2、完成两级运算放大器的版图设计，注意版图的对称性和隔离的设计，完成版 图的 DRC 和 LVS 检查，并完成放大器电路的后仿真； 3、设计 Padframe，并完成互连（选做）。 三、实验要求 1、设计一个差分输入，单端输出的两级运算放大器； 2、运算放大器满足以下性能要求：（1）能够驱动负载，要求负载电容 CL = 15pF， 负载电阻 RL = 100kΩ；（2）使用电源端 VDDA = 5V；（3）增益带宽积 GBW>40MHz； （4）增益 AV0>80dB；（5）相位裕度 PM>65；（6）输入摆幅大于 3V，输出摆幅 尽量大； 3、可以自由选择电路结构，推荐第一级使用折叠式共源共栅，第二级采用共源 输出级，补偿方式采用 Miller 电容+消零点电阻补偿； 4、要求设计出的电路功耗、面积合理，版图美观
北京大学信息科学技术学院 《集成电路设计实习》实验报告 3页 四、实验过程 l、实验原理 (1)两级运算放大器:为了克服单级运算放大器输出摆幅小的缺点,需要设计 两级运算放大器,其中运放的第一级提供尽可能高的增益,而运放的第二级则提 供大的输出摆幅。 图1运算放大器部分主体结构(不含偏置电路) Vada VBIAS2 VBIAS2 VBIAS OUT M3 M12 M11 (2)两级运放的增益和输出摆幅的简单估算: 第一级增益:Rn1=(gn1(cn1∥rn)∥(8nsl),A1=8mRun1; 第二级增益:A2=8m2(而2|而3);总增益:A=A142 输出摆幅 our max (3)运算放大器的偏置 如图1电路所示,VBI, VBIAS0~2都需要偏置电路提供,其中ⅤBI和ⅴBIAS2 是镜像电流源的偏置电压,目的是使得M9-MI提供电路所需要的200mA电流
北京大学信息科学技术学院 《集成电路设计实习》实验报告 第 3 页 四、实验过程 1、实验原理 （1）两级运算放大器：为了克服单级运算放大器输出摆幅小的缺点，需要设计 两级运算放大器，其中运放的第一级提供尽可能高的增益，而运放的第二级则提 供大的输出摆幅。 图 1 运算放大器部分主体结构（不含偏置电路） M8 M6 M7 M5 M11 M4 M10 M3 Vdda M9 M1 M2 IN+ INM13 M12 R1 C1 OUT VBIAS2 VBIAS1 VBIAS0 VBIAS2 VB_I （2）两级运放的增益和输出摆幅的简单估算： 第一级增益： 1 4 4 11 1 8 8 6 ( ( // )) //( ) Rout m O o o m o o = g r r r g rr ， A gR v m out 1 11 = ； 第二级增益： 2 12 12 13 ( ) || Av mo o = grr ；总增益： A AA = v v 1 2； 输出摆幅：V V out dsat ,min 12 = ，V VV out DD dsat ,max 13 = − 。 （3）运算放大器的偏置： 如图 1 电路所示，VB_I，VBIAS0~2 都需要偏置电路提供，其中 VB_I 和 VBIAS2 是镜像电流源的偏置电压，目的是使得 M9~M11 提供电路所需要的 200mA 电流
北京大学信息科学技术学院 《集成电路设计实习》实验报告 第4页 为MI2提供第二级所需要的2.8mA电流 图2运算放大器的偏置电路 W2/L2 100uA W1/LI YW2/ML2 1/NL1 2/2 W/LI VB I 偏置电路工作原理:M-3支路:WB_I=Vs1=Vm1+Vmn,其中M2、M3可看 成串联后的MOS管M23,WBAS0=B_I+Vs2-Vs2,若M1、M3均取W/L, 而M2取W/ML),则M23等效沟长为(N+1)L1。设Vum1=Vu=Vbu,则可 得到等效MOS管M23的23=√N+lw,BLAS0=B_1+(√N+1-1, 因为要求BAS0-VB_I>Vb,所以N>3,通常N取值为4-6。M4则将100uA 电流以一定倍数镜像到M5~7支路,M5~7支路的原理类似MI~3支路,M6沟 长取L2的M倍,M取值4~6 (4)极点位置与相位裕度: 相位裕度:PM≈90°-an-1B GBn tan 一般印p3,fp4,……,fpn均远大于GWB,所以PM表达式中含这些频点的项可 以略去,但实际设计中还是必须考虑第三及更高极点的影响。在两极运放的设计
北京大学信息科学技术学院 《集成电路设计实习》实验报告 第 4 页 为 M12 提供第二级所需要的 2.8mA 电流。 图 2 运算放大器的偏置电路 M3 M6 M2 M1 M4 M5 M7 VDD VBIAS0 VBIAS2 VBIAS1 100uA VB_I W1/L1 W1/L1 W1/NL1 W2/L2 W2/ML2 W2/L2 偏置电路工作原理：M1~3 支路： 11 1 _ VB I V V V = GS TH Dsat = + ，其中 M2、M3 可看 成串联后的 MOS 管 M23， 23 2 0 _ VBIAS VB I V V = + − GS GS ，若 M1、M3 均取 1 1 W L/ ， 而 M2 取 1 1 W NL /( )，则 M23 等效沟长为 1 ( 1) N L + 。设VVV Dsat Dsat Dsat 1 3 = = ，则可 得到等效 MOS 管 M23 的 23 1 V NV Dsat Dsat = + ， 0 _ ( 1 1) VBIAS VB I N V = + +− Dsat ， 因为要求 0 _ VBIAS VB I V − > Dsat ，所以 N>3，通常 N 取值为 4~6。M4 则将 100uA 电流以一定倍数镜像到 M5~7 支路，M5~7 支路的原理类似 M1~3 支路，M6 沟 长取 L2 的 M 倍，M 取值 4~6。 （4）极点位置与相位裕度： 相位裕度： 1 1 2 90 tan ... tan p pn GBW GBW PM f f − − ⎛⎞ ⎛⎞ ≈ °− − − ⎜⎟ ⎜⎟ ⎝⎠ ⎝⎠ ， 一般 fp3，fp4，……，fpn 均远大于 GWB，所以 PM 表达式中含这些频点的项可 以略去，但实际设计中还是必须考虑第三及更高极点的影响。在两极运放的设计
北京大学信息科学技术学院 《集成电路设计实习》实验报告 第5页 中,几个极和零点的位置如下 Rs Ay2 C (5)两级运放的补偿:两级运放中右半平面的零点是一个严重的问题,因为它 在表达式gn/Cc+CcD)中,而要使得主极点处在合适的位置,Cc又要足够的大 增加与补偿电容串联的电阻能够有效改善零点的频率。 Cc(8m-Rz) R 消除零点的方法:取 RL gmr X 使得电路中的正零点变为负零点, 并且移动到高频的位置上 2、实验步骤 (1)察看电路的模型文件(Scs)文件,或通过对MOS管简单电路的DC分析 并查看MOS管的直流工作点参数,得到NMOS和PMOS的基本工艺参数。通 过查看模型文件可得 栅氧化层厚度:tox=127m, 单位面积电容:Co=5=2719/F/um2, 迁移率:pn=4146cm2/Vs,n=2589cm2/s, 可得出:nCmn=11273A/2,uCn=7039472 阈值电压:VmN=0.745V,Vmp=-0.973V I BSIM3v3.3 MOSFET Model User Manual -Department of Electrical Engineering and Computer Sciences, University of California, Berkeley, CA94720
北京大学信息科学技术学院 《集成电路设计实习》实验报告 第 5 页 中，几个极和零点的位置如下： 1 2 1 p RSV c A C ω ≈ ， 2 1 m p E L C g C C C ω ≈ ⎛ ⎞ ⎜ ⎟ + ⎝ ⎠ ， m Z c g C ω ≈ 。 （5）两级运放的补偿：两级运放中右半平面的零点是一个严重的问题，因为它 在表达式 /( ) m C GD gCC+ 中，而要使得主极点处在合适的位置，CC 又要足够的大。 增加与补偿电容串联的电阻能够有效改善零点的频率。 1 1 ( ) Z Cg R Cm Z ω − ≈ − 消除零点的方法：取 9 9 9 1 1 1/ L L Z m mCmC C C R g gCgC = ××≈ 使得电路中的正零点变为负零点， 并且移动到高频的位置上。 2、实验步骤 （1）察看电路的模型文件（.scs）文件，或通过对 MOS 管简单电路的 DC 分析 并查看 MOS 管的直流工作点参数，得到 NMOS 和 PMOS 的基本工艺参数。通 过查看模型文件可得1 ： 栅氧化层厚度： 12.7 OX t nm = ， 单位面积电容： 0 2 2.719 / OX OX OX C fF m t ε ε = = μ ， 迁移率： 2 2 414.6 258.9 / n p μ = = cm /Vs，μ cm Vs ， 可得出： 2 2 112.73 70.39 n ox p ox μ C A/V = = μ μ ，μ C A/V ， 阈值电压： 0.745 V V THN = ， 0.973 V V THP = − 1 BSIM3v3.3 MOSFET Model User Manual —— Department of Electrical Engineering and Computer Sciences, University of California, Berkeley, CA 94720