教字逻辑设计及应用 第7章肘序逻辑设计原理(二) 秦锁存器和触发器 同步时序分析 同步时序设计
第7章 时序逻辑设计原理(二) 数字逻辑设计及应用 锁存器和触发器 同步时序分析 同步时序设计
边沿」K触发器 D Q K DCLK Qb 口QL CLKO Q*=D=JQ+KQ 时钟上升语(正边沿)有效 CLK K 不会出现“箝位”现泉
边沿J-K触发器 Q* = D = J·Q’ + K’·Q 时钟上升沿（正边沿）有效 不会出现“箝位”现象 J K CLK Q QL D Q CLK
T触发器 在每个时钟脉冲有效沿都会改变状态(翻转) T(toggle) Q ENQ具有使能端的 触发器 T Q 卜TQ T触发器 EN /
T触发器 在每个时钟脉冲有效沿都会改变状态（翻转） Q Q T T（toggle） 触发器 EN Q T Q 具有使能端的 T触发器 T Q
利用D、JK触发器实现T触发器 利用D触发器实现。利用]K触发景实现 D: Q*= D JK: Q=J Q+KQ T: Q=Q T: Q*= Q D=Q J=K〓1 QHQ D Q Q T CLK T CLK Q QN K Qp-QN
利用D、J-K触发器实现T触发器 利用D触发器实现 D：Q* = D T：Q* = Q’ D = Q’ 利用J-K触发器实现 JK：Q* = J·Q’ + K’·Q T：Q* = Q’ J = K = 1 T Q QN D Q CLK Q T Q QN J Q CLK K Q 1
具有使能端的T触发器的可能电路 功能表 EN Q* EN口 0维持Q CLK Qk 口QN 1翻转Q D: Q*=D EN口 Q 口Q T: Q*=EN.Q+ EN Q TO CLK K Qko口QN JK: Q*=JQ+KQ
具有使能端的T触发器的可能电路 T：Q* = EN·Q’ + EN’·Q 0 1 EN 维持 Q 翻转 Q’ Q* 功能表 JK：Q* = J·Q’ + K’·Q D：Q* = D